jspc29.x-matter.uni-frankfurt.de Git - mvd_firmware.git/blob

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32f10x_rcc.h\r
   4   * @author  MCD Application Team\r
   5   * @version V3.5.0\r
   6   * @date    11-March-2011\r
   7   * @brief   This file contains all the functions prototypes for the RCC firmware \r
   8   *          library.\r
   9   ******************************************************************************\r
  10   * @attention\r
  11   *\r
  12   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  13   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE\r
  14   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY\r
  15   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING\r
  16   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE\r
  17   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  18   *\r
  19   * <h2><center>&copy; COPYRIGHT 2011 STMicroelectronics</center></h2>\r
  20   ******************************************************************************\r
  21   */\r
  22 \r
  23 /* Define to prevent recursive inclusion -------------------------------------*/\r
  24 #ifndef __STM32F10x_RCC_H\r
  25 #define __STM32F10x_RCC_H\r
  26 \r
  27 #ifdef __cplusplus\r
  28  extern "C" {\r
  29 #endif\r
  30 \r
  31 /* Includes ------------------------------------------------------------------*/\r
  32 #include "stm32f10x.h"\r
  33 \r
  34 /** @addtogroup STM32F10x_StdPeriph_Driver\r
  35   * @{\r
  36   */\r
  37 \r
  38 /** @addtogroup RCC\r
  39   * @{\r
  40   */\r
  41 \r
  42 /** @defgroup RCC_Exported_Types\r
  43   * @{\r
  44   */\r
  45 \r
  46 typedef struct\r
  47 {\r
  48   uint32_t SYSCLK_Frequency;  /*!< returns SYSCLK clock frequency expressed in Hz */\r
  49   uint32_t HCLK_Frequency;    /*!< returns HCLK clock frequency expressed in Hz */\r
  50   uint32_t PCLK1_Frequency;   /*!< returns PCLK1 clock frequency expressed in Hz */\r
  51   uint32_t PCLK2_Frequency;   /*!< returns PCLK2 clock frequency expressed in Hz */\r
  52   uint32_t ADCCLK_Frequency;  /*!< returns ADCCLK clock frequency expressed in Hz */\r
  53 }RCC_ClocksTypeDef;\r
  54 \r
  55 /**\r
  56   * @}\r
  57   */\r
  58 \r
  59 /** @defgroup RCC_Exported_Constants\r
  60   * @{\r
  61   */\r
  62 \r
  63 /** @defgroup HSE_configuration \r
  64   * @{\r
  65   */\r
  66 \r
  67 #define RCC_HSE_OFF                      ((uint32_t)0x00000000)\r
  68 #define RCC_HSE_ON                       ((uint32_t)0x00010000)\r
  69 #define RCC_HSE_Bypass                   ((uint32_t)0x00040000)\r
  70 #define IS_RCC_HSE(HSE) (((HSE) == RCC_HSE_OFF) || ((HSE) == RCC_HSE_ON) || \\r
  71                          ((HSE) == RCC_HSE_Bypass))\r
  72 \r
  73 /**\r
  74   * @}\r
  75   */ \r
  76 \r
  77 /** @defgroup PLL_entry_clock_source \r
  78   * @{\r
  79   */\r
  80 \r
  81 #define RCC_PLLSource_HSI_Div2           ((uint32_t)0x00000000)\r
  82 \r
  83 #if !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD_VL) && !defined (STM32F10X_CL)\r
  84  #define RCC_PLLSource_HSE_Div1           ((uint32_t)0x00010000)\r
  85  #define RCC_PLLSource_HSE_Div2           ((uint32_t)0x00030000)\r
  86  #define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI_Div2) || \\r
  87                                    ((SOURCE) == RCC_PLLSource_HSE_Div1) || \\r
  88                                    ((SOURCE) == RCC_PLLSource_HSE_Div2))\r
  89 #else\r
  90  #define RCC_PLLSource_PREDIV1            ((uint32_t)0x00010000)\r
  91  #define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI_Div2) || \\r
  92                                    ((SOURCE) == RCC_PLLSource_PREDIV1))\r
  93 #endif /* STM32F10X_CL */ \r
  94 \r
  95 /**\r
  96   * @}\r
  97   */ \r
  98 \r
  99 /** @defgroup PLL_multiplication_factor \r
 100   * @{\r
 101   */\r
 102 #ifndef STM32F10X_CL\r
 103  #define RCC_PLLMul_2                    ((uint32_t)0x00000000)\r
 104  #define RCC_PLLMul_3                    ((uint32_t)0x00040000)\r
 105  #define RCC_PLLMul_4                    ((uint32_t)0x00080000)\r
 106  #define RCC_PLLMul_5                    ((uint32_t)0x000C0000)\r
 107  #define RCC_PLLMul_6                    ((uint32_t)0x00100000)\r
 108  #define RCC_PLLMul_7                    ((uint32_t)0x00140000)\r
 109  #define RCC_PLLMul_8                    ((uint32_t)0x00180000)\r
 110  #define RCC_PLLMul_9                    ((uint32_t)0x001C0000)\r
 111  #define RCC_PLLMul_10                   ((uint32_t)0x00200000)\r
 112  #define RCC_PLLMul_11                   ((uint32_t)0x00240000)\r
 113  #define RCC_PLLMul_12                   ((uint32_t)0x00280000)\r
 114  #define RCC_PLLMul_13                   ((uint32_t)0x002C0000)\r
 115  #define RCC_PLLMul_14                   ((uint32_t)0x00300000)\r
 116  #define RCC_PLLMul_15                   ((uint32_t)0x00340000)\r
 117  #define RCC_PLLMul_16                   ((uint32_t)0x00380000)\r
 118  #define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_2) || ((MUL) == RCC_PLLMul_3)   || \\r
 119                               ((MUL) == RCC_PLLMul_4) || ((MUL) == RCC_PLLMul_5)   || \\r
 120                               ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_7)   || \\r
 121                               ((MUL) == RCC_PLLMul_8) || ((MUL) == RCC_PLLMul_9)   || \\r
 122                               ((MUL) == RCC_PLLMul_10) || ((MUL) == RCC_PLLMul_11) || \\r
 123                               ((MUL) == RCC_PLLMul_12) || ((MUL) == RCC_PLLMul_13) || \\r
 124                               ((MUL) == RCC_PLLMul_14) || ((MUL) == RCC_PLLMul_15) || \\r
 125                               ((MUL) == RCC_PLLMul_16))\r
 126 \r
 127 #else\r
 128  #define RCC_PLLMul_4                    ((uint32_t)0x00080000)\r
 129  #define RCC_PLLMul_5                    ((uint32_t)0x000C0000)\r
 130  #define RCC_PLLMul_6                    ((uint32_t)0x00100000)\r
 131  #define RCC_PLLMul_7                    ((uint32_t)0x00140000)\r
 132  #define RCC_PLLMul_8                    ((uint32_t)0x00180000)\r
 133  #define RCC_PLLMul_9                    ((uint32_t)0x001C0000)\r
 134  #define RCC_PLLMul_6_5                  ((uint32_t)0x00340000)\r
 135 \r
 136  #define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_4) || ((MUL) == RCC_PLLMul_5) || \\r
 137                               ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_7) || \\r
 138                               ((MUL) == RCC_PLLMul_8) || ((MUL) == RCC_PLLMul_9) || \\r
 139                               ((MUL) == RCC_PLLMul_6_5))\r
 140 #endif /* STM32F10X_CL */                              \r
 141 /**\r
 142   * @}\r
 143   */\r
 144 \r
 145 /** @defgroup PREDIV1_division_factor\r
 146   * @{\r
 147   */\r
 148 #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL) || defined (STM32F10X_CL)\r
 149  #define  RCC_PREDIV1_Div1               ((uint32_t)0x00000000)\r
 150  #define  RCC_PREDIV1_Div2               ((uint32_t)0x00000001)\r
 151  #define  RCC_PREDIV1_Div3               ((uint32_t)0x00000002)\r
 152  #define  RCC_PREDIV1_Div4               ((uint32_t)0x00000003)\r
 153  #define  RCC_PREDIV1_Div5               ((uint32_t)0x00000004)\r
 154  #define  RCC_PREDIV1_Div6               ((uint32_t)0x00000005)\r
 155  #define  RCC_PREDIV1_Div7               ((uint32_t)0x00000006)\r
 156  #define  RCC_PREDIV1_Div8               ((uint32_t)0x00000007)\r
 157  #define  RCC_PREDIV1_Div9               ((uint32_t)0x00000008)\r
 158  #define  RCC_PREDIV1_Div10              ((uint32_t)0x00000009)\r
 159  #define  RCC_PREDIV1_Div11              ((uint32_t)0x0000000A)\r
 160  #define  RCC_PREDIV1_Div12              ((uint32_t)0x0000000B)\r
 161  #define  RCC_PREDIV1_Div13              ((uint32_t)0x0000000C)\r
 162  #define  RCC_PREDIV1_Div14              ((uint32_t)0x0000000D)\r
 163  #define  RCC_PREDIV1_Div15              ((uint32_t)0x0000000E)\r
 164  #define  RCC_PREDIV1_Div16              ((uint32_t)0x0000000F)\r
 165 \r
 166  #define IS_RCC_PREDIV1(PREDIV1) (((PREDIV1) == RCC_PREDIV1_Div1) || ((PREDIV1) == RCC_PREDIV1_Div2) || \\r
 167                                   ((PREDIV1) == RCC_PREDIV1_Div3) || ((PREDIV1) == RCC_PREDIV1_Div4) || \\r
 168                                   ((PREDIV1) == RCC_PREDIV1_Div5) || ((PREDIV1) == RCC_PREDIV1_Div6) || \\r
 169                                   ((PREDIV1) == RCC_PREDIV1_Div7) || ((PREDIV1) == RCC_PREDIV1_Div8) || \\r
 170                                   ((PREDIV1) == RCC_PREDIV1_Div9) || ((PREDIV1) == RCC_PREDIV1_Div10) || \\r
 171                                   ((PREDIV1) == RCC_PREDIV1_Div11) || ((PREDIV1) == RCC_PREDIV1_Div12) || \\r
 172                                   ((PREDIV1) == RCC_PREDIV1_Div13) || ((PREDIV1) == RCC_PREDIV1_Div14) || \\r
 173                                   ((PREDIV1) == RCC_PREDIV1_Div15) || ((PREDIV1) == RCC_PREDIV1_Div16))\r
 174 #endif\r
 175 /**\r
 176   * @}\r
 177   */\r
 178 \r
 179 \r
 180 /** @defgroup PREDIV1_clock_source\r
 181   * @{\r
 182   */\r
 183 #ifdef STM32F10X_CL\r
 184 /* PREDIV1 clock source (for STM32 connectivity line devices) */\r
 185  #define  RCC_PREDIV1_Source_HSE         ((uint32_t)0x00000000) \r
 186  #define  RCC_PREDIV1_Source_PLL2        ((uint32_t)0x00010000) \r
 187 \r
 188  #define IS_RCC_PREDIV1_SOURCE(SOURCE) (((SOURCE) == RCC_PREDIV1_Source_HSE) || \\r
 189                                         ((SOURCE) == RCC_PREDIV1_Source_PLL2)) \r
 190 #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)\r
 191 /* PREDIV1 clock source (for STM32 Value line devices) */\r
 192  #define  RCC_PREDIV1_Source_HSE         ((uint32_t)0x00000000) \r
 193 \r
 194  #define IS_RCC_PREDIV1_SOURCE(SOURCE) (((SOURCE) == RCC_PREDIV1_Source_HSE)) \r
 195 #endif\r
 196 /**\r
 197   * @}\r
 198   */\r
 199 \r
 200 #ifdef STM32F10X_CL\r
 201 /** @defgroup PREDIV2_division_factor\r
 202   * @{\r
 203   */\r
 204   \r
 205  #define  RCC_PREDIV2_Div1               ((uint32_t)0x00000000)\r
 206  #define  RCC_PREDIV2_Div2               ((uint32_t)0x00000010)\r
 207  #define  RCC_PREDIV2_Div3               ((uint32_t)0x00000020)\r
 208  #define  RCC_PREDIV2_Div4               ((uint32_t)0x00000030)\r
 209  #define  RCC_PREDIV2_Div5               ((uint32_t)0x00000040)\r
 210  #define  RCC_PREDIV2_Div6               ((uint32_t)0x00000050)\r
 211  #define  RCC_PREDIV2_Div7               ((uint32_t)0x00000060)\r
 212  #define  RCC_PREDIV2_Div8               ((uint32_t)0x00000070)\r
 213  #define  RCC_PREDIV2_Div9               ((uint32_t)0x00000080)\r
 214  #define  RCC_PREDIV2_Div10              ((uint32_t)0x00000090)\r
 215  #define  RCC_PREDIV2_Div11              ((uint32_t)0x000000A0)\r
 216  #define  RCC_PREDIV2_Div12              ((uint32_t)0x000000B0)\r
 217  #define  RCC_PREDIV2_Div13              ((uint32_t)0x000000C0)\r
 218  #define  RCC_PREDIV2_Div14              ((uint32_t)0x000000D0)\r
 219  #define  RCC_PREDIV2_Div15              ((uint32_t)0x000000E0)\r
 220  #define  RCC_PREDIV2_Div16              ((uint32_t)0x000000F0)\r
 221 \r
 222  #define IS_RCC_PREDIV2(PREDIV2) (((PREDIV2) == RCC_PREDIV2_Div1) || ((PREDIV2) == RCC_PREDIV2_Div2) || \\r
 223                                   ((PREDIV2) == RCC_PREDIV2_Div3) || ((PREDIV2) == RCC_PREDIV2_Div4) || \\r
 224                                   ((PREDIV2) == RCC_PREDIV2_Div5) || ((PREDIV2) == RCC_PREDIV2_Div6) || \\r
 225                                   ((PREDIV2) == RCC_PREDIV2_Div7) || ((PREDIV2) == RCC_PREDIV2_Div8) || \\r
 226                                   ((PREDIV2) == RCC_PREDIV2_Div9) || ((PREDIV2) == RCC_PREDIV2_Div10) || \\r
 227                                   ((PREDIV2) == RCC_PREDIV2_Div11) || ((PREDIV2) == RCC_PREDIV2_Div12) || \\r
 228                                   ((PREDIV2) == RCC_PREDIV2_Div13) || ((PREDIV2) == RCC_PREDIV2_Div14) || \\r
 229                                   ((PREDIV2) == RCC_PREDIV2_Div15) || ((PREDIV2) == RCC_PREDIV2_Div16))\r
 230 /**\r
 231   * @}\r
 232   */\r
 233 \r
 234 \r
 235 /** @defgroup PLL2_multiplication_factor\r
 236   * @{\r
 237   */\r
 238   \r
 239  #define  RCC_PLL2Mul_8                  ((uint32_t)0x00000600)\r
 240  #define  RCC_PLL2Mul_9                  ((uint32_t)0x00000700)\r
 241  #define  RCC_PLL2Mul_10                 ((uint32_t)0x00000800)\r
 242  #define  RCC_PLL2Mul_11                 ((uint32_t)0x00000900)\r
 243  #define  RCC_PLL2Mul_12                 ((uint32_t)0x00000A00)\r
 244  #define  RCC_PLL2Mul_13                 ((uint32_t)0x00000B00)\r
 245  #define  RCC_PLL2Mul_14                 ((uint32_t)0x00000C00)\r
 246  #define  RCC_PLL2Mul_16                 ((uint32_t)0x00000E00)\r
 247  #define  RCC_PLL2Mul_20                 ((uint32_t)0x00000F00)\r
 248 \r
 249  #define IS_RCC_PLL2_MUL(MUL) (((MUL) == RCC_PLL2Mul_8) || ((MUL) == RCC_PLL2Mul_9)  || \\r
 250                                ((MUL) == RCC_PLL2Mul_10) || ((MUL) == RCC_PLL2Mul_11) || \\r
 251                                ((MUL) == RCC_PLL2Mul_12) || ((MUL) == RCC_PLL2Mul_13) || \\r
 252                                ((MUL) == RCC_PLL2Mul_14) || ((MUL) == RCC_PLL2Mul_16) || \\r
 253                                ((MUL) == RCC_PLL2Mul_20))\r
 254 /**\r
 255   * @}\r
 256   */\r
 257 \r
 258 \r
 259 /** @defgroup PLL3_multiplication_factor\r
 260   * @{\r
 261   */\r
 262 \r
 263  #define  RCC_PLL3Mul_8                  ((uint32_t)0x00006000)\r
 264  #define  RCC_PLL3Mul_9                  ((uint32_t)0x00007000)\r
 265  #define  RCC_PLL3Mul_10                 ((uint32_t)0x00008000)\r
 266  #define  RCC_PLL3Mul_11                 ((uint32_t)0x00009000)\r
 267  #define  RCC_PLL3Mul_12                 ((uint32_t)0x0000A000)\r
 268  #define  RCC_PLL3Mul_13                 ((uint32_t)0x0000B000)\r
 269  #define  RCC_PLL3Mul_14                 ((uint32_t)0x0000C000)\r
 270  #define  RCC_PLL3Mul_16                 ((uint32_t)0x0000E000)\r
 271  #define  RCC_PLL3Mul_20                 ((uint32_t)0x0000F000)\r
 272 \r
 273  #define IS_RCC_PLL3_MUL(MUL) (((MUL) == RCC_PLL3Mul_8) || ((MUL) == RCC_PLL3Mul_9)  || \\r
 274                                ((MUL) == RCC_PLL3Mul_10) || ((MUL) == RCC_PLL3Mul_11) || \\r
 275                                ((MUL) == RCC_PLL3Mul_12) || ((MUL) == RCC_PLL3Mul_13) || \\r
 276                                ((MUL) == RCC_PLL3Mul_14) || ((MUL) == RCC_PLL3Mul_16) || \\r
 277                                ((MUL) == RCC_PLL3Mul_20))\r
 278 /**\r
 279   * @}\r
 280   */\r
 281 \r
 282 #endif /* STM32F10X_CL */\r
 283 \r
 284 \r
 285 /** @defgroup System_clock_source \r
 286   * @{\r
 287   */\r
 288 \r
 289 #define RCC_SYSCLKSource_HSI             ((uint32_t)0x00000000)\r
 290 #define RCC_SYSCLKSource_HSE             ((uint32_t)0x00000001)\r
 291 #define RCC_SYSCLKSource_PLLCLK          ((uint32_t)0x00000002)\r
 292 #define IS_RCC_SYSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_SYSCLKSource_HSI) || \\r
 293                                       ((SOURCE) == RCC_SYSCLKSource_HSE) || \\r
 294                                       ((SOURCE) == RCC_SYSCLKSource_PLLCLK))\r
 295 /**\r
 296   * @}\r
 297   */\r
 298 \r
 299 /** @defgroup AHB_clock_source \r
 300   * @{\r
 301   */\r
 302 \r
 303 #define RCC_SYSCLK_Div1                  ((uint32_t)0x00000000)\r
 304 #define RCC_SYSCLK_Div2                  ((uint32_t)0x00000080)\r
 305 #define RCC_SYSCLK_Div4                  ((uint32_t)0x00000090)\r
 306 #define RCC_SYSCLK_Div8                  ((uint32_t)0x000000A0)\r
 307 #define RCC_SYSCLK_Div16                 ((uint32_t)0x000000B0)\r
 308 #define RCC_SYSCLK_Div64                 ((uint32_t)0x000000C0)\r
 309 #define RCC_SYSCLK_Div128                ((uint32_t)0x000000D0)\r
 310 #define RCC_SYSCLK_Div256                ((uint32_t)0x000000E0)\r
 311 #define RCC_SYSCLK_Div512                ((uint32_t)0x000000F0)\r
 312 #define IS_RCC_HCLK(HCLK) (((HCLK) == RCC_SYSCLK_Div1) || ((HCLK) == RCC_SYSCLK_Div2) || \\r
 313                            ((HCLK) == RCC_SYSCLK_Div4) || ((HCLK) == RCC_SYSCLK_Div8) || \\r
 314                            ((HCLK) == RCC_SYSCLK_Div16) || ((HCLK) == RCC_SYSCLK_Div64) || \\r
 315                            ((HCLK) == RCC_SYSCLK_Div128) || ((HCLK) == RCC_SYSCLK_Div256) || \\r
 316                            ((HCLK) == RCC_SYSCLK_Div512))\r
 317 /**\r
 318   * @}\r
 319   */ \r
 320 \r
 321 /** @defgroup APB1_APB2_clock_source \r
 322   * @{\r
 323   */\r
 324 \r
 325 #define RCC_HCLK_Div1                    ((uint32_t)0x00000000)\r
 326 #define RCC_HCLK_Div2                    ((uint32_t)0x00000400)\r
 327 #define RCC_HCLK_Div4                    ((uint32_t)0x00000500)\r
 328 #define RCC_HCLK_Div8                    ((uint32_t)0x00000600)\r
 329 #define RCC_HCLK_Div16                   ((uint32_t)0x00000700)\r
 330 #define IS_RCC_PCLK(PCLK) (((PCLK) == RCC_HCLK_Div1) || ((PCLK) == RCC_HCLK_Div2) || \\r
 331                            ((PCLK) == RCC_HCLK_Div4) || ((PCLK) == RCC_HCLK_Div8) || \\r
 332                            ((PCLK) == RCC_HCLK_Div16))\r
 333 /**\r
 334   * @}\r
 335   */\r
 336 \r
 337 /** @defgroup RCC_Interrupt_source \r
 338   * @{\r
 339   */\r
 340 \r
 341 #define RCC_IT_LSIRDY                    ((uint8_t)0x01)\r
 342 #define RCC_IT_LSERDY                    ((uint8_t)0x02)\r
 343 #define RCC_IT_HSIRDY                    ((uint8_t)0x04)\r
 344 #define RCC_IT_HSERDY                    ((uint8_t)0x08)\r
 345 #define RCC_IT_PLLRDY                    ((uint8_t)0x10)\r
 346 #define RCC_IT_CSS                       ((uint8_t)0x80)\r
 347 \r
 348 #ifndef STM32F10X_CL\r
 349  #define IS_RCC_IT(IT) ((((IT) & (uint8_t)0xE0) == 0x00) && ((IT) != 0x00))\r
 350  #define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\r
 351                             ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\r
 352                             ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_CSS))\r
 353  #define IS_RCC_CLEAR_IT(IT) ((((IT) & (uint8_t)0x60) == 0x00) && ((IT) != 0x00))\r
 354 #else\r
 355  #define RCC_IT_PLL2RDY                  ((uint8_t)0x20)\r
 356  #define RCC_IT_PLL3RDY                  ((uint8_t)0x40)\r
 357  #define IS_RCC_IT(IT) ((((IT) & (uint8_t)0x80) == 0x00) && ((IT) != 0x00))\r
 358  #define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\r
 359                             ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\r
 360                             ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_CSS) || \\r
 361                             ((IT) == RCC_IT_PLL2RDY) || ((IT) == RCC_IT_PLL3RDY))\r
 362  #define IS_RCC_CLEAR_IT(IT) ((IT) != 0x00)\r
 363 #endif /* STM32F10X_CL */ \r
 364 \r
 365 \r
 366 /**\r
 367   * @}\r
 368   */\r
 369 \r
 370 #ifndef STM32F10X_CL\r
 371 /** @defgroup USB_Device_clock_source \r
 372   * @{\r
 373   */\r
 374 \r
 375  #define RCC_USBCLKSource_PLLCLK_1Div5   ((uint8_t)0x00)\r
 376  #define RCC_USBCLKSource_PLLCLK_Div1    ((uint8_t)0x01)\r
 377 \r
 378  #define IS_RCC_USBCLK_SOURCE(SOURCE) (((SOURCE) == RCC_USBCLKSource_PLLCLK_1Div5) || \\r
 379                                       ((SOURCE) == RCC_USBCLKSource_PLLCLK_Div1))\r
 380 /**\r
 381   * @}\r
 382   */\r
 383 #else\r
 384 /** @defgroup USB_OTG_FS_clock_source \r
 385   * @{\r
 386   */\r
 387  #define RCC_OTGFSCLKSource_PLLVCO_Div3    ((uint8_t)0x00)\r
 388  #define RCC_OTGFSCLKSource_PLLVCO_Div2    ((uint8_t)0x01)\r
 389 \r
 390  #define IS_RCC_OTGFSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_OTGFSCLKSource_PLLVCO_Div3) || \\r
 391                                          ((SOURCE) == RCC_OTGFSCLKSource_PLLVCO_Div2))\r
 392 /**\r
 393   * @}\r
 394   */\r
 395 #endif /* STM32F10X_CL */ \r
 396 \r
 397 \r
 398 #ifdef STM32F10X_CL\r
 399 /** @defgroup I2S2_clock_source \r
 400   * @{\r
 401   */\r
 402  #define RCC_I2S2CLKSource_SYSCLK        ((uint8_t)0x00)\r
 403  #define RCC_I2S2CLKSource_PLL3_VCO      ((uint8_t)0x01)\r
 404 \r
 405  #define IS_RCC_I2S2CLK_SOURCE(SOURCE) (((SOURCE) == RCC_I2S2CLKSource_SYSCLK) || \\r
 406                                         ((SOURCE) == RCC_I2S2CLKSource_PLL3_VCO))\r
 407 /**\r
 408   * @}\r
 409   */\r
 410 \r
 411 /** @defgroup I2S3_clock_source \r
 412   * @{\r
 413   */\r
 414  #define RCC_I2S3CLKSource_SYSCLK        ((uint8_t)0x00)\r
 415  #define RCC_I2S3CLKSource_PLL3_VCO      ((uint8_t)0x01)\r
 416 \r
 417  #define IS_RCC_I2S3CLK_SOURCE(SOURCE) (((SOURCE) == RCC_I2S3CLKSource_SYSCLK) || \\r
 418                                         ((SOURCE) == RCC_I2S3CLKSource_PLL3_VCO))    \r
 419 /**\r
 420   * @}\r
 421   */\r
 422 #endif /* STM32F10X_CL */  \r
 423   \r
 424 \r
 425 /** @defgroup ADC_clock_source \r
 426   * @{\r
 427   */\r
 428 \r
 429 #define RCC_PCLK2_Div2                   ((uint32_t)0x00000000)\r
 430 #define RCC_PCLK2_Div4                   ((uint32_t)0x00004000)\r
 431 #define RCC_PCLK2_Div6                   ((uint32_t)0x00008000)\r
 432 #define RCC_PCLK2_Div8                   ((uint32_t)0x0000C000)\r
 433 #define IS_RCC_ADCCLK(ADCCLK) (((ADCCLK) == RCC_PCLK2_Div2) || ((ADCCLK) == RCC_PCLK2_Div4) || \\r
 434                                ((ADCCLK) == RCC_PCLK2_Div6) || ((ADCCLK) == RCC_PCLK2_Div8))\r
 435 /**\r
 436   * @}\r
 437   */\r
 438 \r
 439 /** @defgroup LSE_configuration \r
 440   * @{\r
 441   */\r
 442 \r
 443 #define RCC_LSE_OFF                      ((uint8_t)0x00)\r
 444 #define RCC_LSE_ON                       ((uint8_t)0x01)\r
 445 #define RCC_LSE_Bypass                   ((uint8_t)0x04)\r
 446 #define IS_RCC_LSE(LSE) (((LSE) == RCC_LSE_OFF) || ((LSE) == RCC_LSE_ON) || \\r
 447                          ((LSE) == RCC_LSE_Bypass))\r
 448 /**\r
 449   * @}\r
 450   */\r
 451 \r
 452 /** @defgroup RTC_clock_source \r
 453   * @{\r
 454   */\r
 455 \r
 456 #define RCC_RTCCLKSource_LSE             ((uint32_t)0x00000100)\r
 457 #define RCC_RTCCLKSource_LSI             ((uint32_t)0x00000200)\r
 458 #define RCC_RTCCLKSource_HSE_Div128      ((uint32_t)0x00000300)\r
 459 #define IS_RCC_RTCCLK_SOURCE(SOURCE) (((SOURCE) == RCC_RTCCLKSource_LSE) || \\r
 460                                       ((SOURCE) == RCC_RTCCLKSource_LSI) || \\r
 461                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div128))\r
 462 /**\r
 463   * @}\r
 464   */\r
 465 \r
 466 /** @defgroup AHB_peripheral \r
 467   * @{\r
 468   */\r
 469 \r
 470 #define RCC_AHBPeriph_DMA1               ((uint32_t)0x00000001)\r
 471 #define RCC_AHBPeriph_DMA2               ((uint32_t)0x00000002)\r
 472 #define RCC_AHBPeriph_SRAM               ((uint32_t)0x00000004)\r
 473 #define RCC_AHBPeriph_FLITF              ((uint32_t)0x00000010)\r
 474 #define RCC_AHBPeriph_CRC                ((uint32_t)0x00000040)\r
 475 \r
 476 #ifndef STM32F10X_CL\r
 477  #define RCC_AHBPeriph_FSMC              ((uint32_t)0x00000100)\r
 478  #define RCC_AHBPeriph_SDIO              ((uint32_t)0x00000400)\r
 479  #define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xFFFFFAA8) == 0x00) && ((PERIPH) != 0x00))\r
 480 #else\r
 481  #define RCC_AHBPeriph_OTG_FS            ((uint32_t)0x00001000)\r
 482  #define RCC_AHBPeriph_ETH_MAC           ((uint32_t)0x00004000)\r
 483  #define RCC_AHBPeriph_ETH_MAC_Tx        ((uint32_t)0x00008000)\r
 484  #define RCC_AHBPeriph_ETH_MAC_Rx        ((uint32_t)0x00010000)\r
 485 \r
 486  #define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xFFFE2FA8) == 0x00) && ((PERIPH) != 0x00))\r
 487  #define IS_RCC_AHB_PERIPH_RESET(PERIPH) ((((PERIPH) & 0xFFFFAFFF) == 0x00) && ((PERIPH) != 0x00))\r
 488 #endif /* STM32F10X_CL */\r
 489 /**\r
 490   * @}\r
 491   */\r
 492 \r
 493 /** @defgroup APB2_peripheral \r
 494   * @{\r
 495   */\r
 496 \r
 497 #define RCC_APB2Periph_AFIO              ((uint32_t)0x00000001)\r
 498 #define RCC_APB2Periph_GPIOA             ((uint32_t)0x00000004)\r
 499 #define RCC_APB2Periph_GPIOB             ((uint32_t)0x00000008)\r
 500 #define RCC_APB2Periph_GPIOC             ((uint32_t)0x00000010)\r
 501 #define RCC_APB2Periph_GPIOD             ((uint32_t)0x00000020)\r
 502 #define RCC_APB2Periph_GPIOE             ((uint32_t)0x00000040)\r
 503 #define RCC_APB2Periph_GPIOF             ((uint32_t)0x00000080)\r
 504 #define RCC_APB2Periph_GPIOG             ((uint32_t)0x00000100)\r
 505 #define RCC_APB2Periph_ADC1              ((uint32_t)0x00000200)\r
 506 #define RCC_APB2Periph_ADC2              ((uint32_t)0x00000400)\r
 507 #define RCC_APB2Periph_TIM1              ((uint32_t)0x00000800)\r
 508 #define RCC_APB2Periph_SPI1              ((uint32_t)0x00001000)\r
 509 #define RCC_APB2Periph_TIM8              ((uint32_t)0x00002000)\r
 510 #define RCC_APB2Periph_USART1            ((uint32_t)0x00004000)\r
 511 #define RCC_APB2Periph_ADC3              ((uint32_t)0x00008000)\r
 512 #define RCC_APB2Periph_TIM15             ((uint32_t)0x00010000)\r
 513 #define RCC_APB2Periph_TIM16             ((uint32_t)0x00020000)\r
 514 #define RCC_APB2Periph_TIM17             ((uint32_t)0x00040000)\r
 515 #define RCC_APB2Periph_TIM9              ((uint32_t)0x00080000)\r
 516 #define RCC_APB2Periph_TIM10             ((uint32_t)0x00100000)\r
 517 #define RCC_APB2Periph_TIM11             ((uint32_t)0x00200000)\r
 518 \r
 519 #define IS_RCC_APB2_PERIPH(PERIPH) ((((PERIPH) & 0xFFC00002) == 0x00) && ((PERIPH) != 0x00))\r
 520 /**\r
 521   * @}\r
 522   */ \r
 523 \r
 524 /** @defgroup APB1_peripheral \r
 525   * @{\r
 526   */\r
 527 \r
 528 #define RCC_APB1Periph_TIM2              ((uint32_t)0x00000001)\r
 529 #define RCC_APB1Periph_TIM3              ((uint32_t)0x00000002)\r
 530 #define RCC_APB1Periph_TIM4              ((uint32_t)0x00000004)\r
 531 #define RCC_APB1Periph_TIM5              ((uint32_t)0x00000008)\r
 532 #define RCC_APB1Periph_TIM6              ((uint32_t)0x00000010)\r
 533 #define RCC_APB1Periph_TIM7              ((uint32_t)0x00000020)\r
 534 #define RCC_APB1Periph_TIM12             ((uint32_t)0x00000040)\r
 535 #define RCC_APB1Periph_TIM13             ((uint32_t)0x00000080)\r
 536 #define RCC_APB1Periph_TIM14             ((uint32_t)0x00000100)\r
 537 #define RCC_APB1Periph_WWDG              ((uint32_t)0x00000800)\r
 538 #define RCC_APB1Periph_SPI2              ((uint32_t)0x00004000)\r
 539 #define RCC_APB1Periph_SPI3              ((uint32_t)0x00008000)\r
 540 #define RCC_APB1Periph_USART2            ((uint32_t)0x00020000)\r
 541 #define RCC_APB1Periph_USART3            ((uint32_t)0x00040000)\r
 542 #define RCC_APB1Periph_UART4             ((uint32_t)0x00080000)\r
 543 #define RCC_APB1Periph_UART5             ((uint32_t)0x00100000)\r
 544 #define RCC_APB1Periph_I2C1              ((uint32_t)0x00200000)\r
 545 #define RCC_APB1Periph_I2C2              ((uint32_t)0x00400000)\r
 546 #define RCC_APB1Periph_USB               ((uint32_t)0x00800000)\r
 547 #define RCC_APB1Periph_CAN1              ((uint32_t)0x02000000)\r
 548 #define RCC_APB1Periph_CAN2              ((uint32_t)0x04000000)\r
 549 #define RCC_APB1Periph_BKP               ((uint32_t)0x08000000)\r
 550 #define RCC_APB1Periph_PWR               ((uint32_t)0x10000000)\r
 551 #define RCC_APB1Periph_DAC               ((uint32_t)0x20000000)\r
 552 #define RCC_APB1Periph_CEC               ((uint32_t)0x40000000)\r
 553  \r
 554 #define IS_RCC_APB1_PERIPH(PERIPH) ((((PERIPH) & 0x81013600) == 0x00) && ((PERIPH) != 0x00))\r
 555 \r
 556 /**\r
 557   * @}\r
 558   */\r
 559 \r
 560 /** @defgroup Clock_source_to_output_on_MCO_pin \r
 561   * @{\r
 562   */\r
 563 \r
 564 #define RCC_MCO_NoClock                  ((uint8_t)0x00)\r
 565 #define RCC_MCO_SYSCLK                   ((uint8_t)0x04)\r
 566 #define RCC_MCO_HSI                      ((uint8_t)0x05)\r
 567 #define RCC_MCO_HSE                      ((uint8_t)0x06)\r
 568 #define RCC_MCO_PLLCLK_Div2              ((uint8_t)0x07)\r
 569 \r
 570 #ifndef STM32F10X_CL\r
 571  #define IS_RCC_MCO(MCO) (((MCO) == RCC_MCO_NoClock) || ((MCO) == RCC_MCO_HSI) || \\r
 572                           ((MCO) == RCC_MCO_SYSCLK)  || ((MCO) == RCC_MCO_HSE) || \\r
 573                           ((MCO) == RCC_MCO_PLLCLK_Div2))\r
 574 #else\r
 575  #define RCC_MCO_PLL2CLK                 ((uint8_t)0x08)\r
 576  #define RCC_MCO_PLL3CLK_Div2            ((uint8_t)0x09)\r
 577  #define RCC_MCO_XT1                     ((uint8_t)0x0A)\r
 578  #define RCC_MCO_PLL3CLK                 ((uint8_t)0x0B)\r
 579 \r
 580  #define IS_RCC_MCO(MCO) (((MCO) == RCC_MCO_NoClock) || ((MCO) == RCC_MCO_HSI) || \\r
 581                           ((MCO) == RCC_MCO_SYSCLK)  || ((MCO) == RCC_MCO_HSE) || \\r
 582                           ((MCO) == RCC_MCO_PLLCLK_Div2) || ((MCO) == RCC_MCO_PLL2CLK) || \\r
 583                           ((MCO) == RCC_MCO_PLL3CLK_Div2) || ((MCO) == RCC_MCO_XT1) || \\r
 584                           ((MCO) == RCC_MCO_PLL3CLK))\r
 585 #endif /* STM32F10X_CL */ \r
 586 \r
 587 /**\r
 588   * @}\r
 589   */\r
 590 \r
 591 /** @defgroup RCC_Flag \r
 592   * @{\r
 593   */\r
 594 \r
 595 #define RCC_FLAG_HSIRDY                  ((uint8_t)0x21)\r
 596 #define RCC_FLAG_HSERDY                  ((uint8_t)0x31)\r
 597 #define RCC_FLAG_PLLRDY                  ((uint8_t)0x39)\r
 598 #define RCC_FLAG_LSERDY                  ((uint8_t)0x41)\r
 599 #define RCC_FLAG_LSIRDY                  ((uint8_t)0x61)\r
 600 #define RCC_FLAG_PINRST                  ((uint8_t)0x7A)\r
 601 #define RCC_FLAG_PORRST                  ((uint8_t)0x7B)\r
 602 #define RCC_FLAG_SFTRST                  ((uint8_t)0x7C)\r
 603 #define RCC_FLAG_IWDGRST                 ((uint8_t)0x7D)\r
 604 #define RCC_FLAG_WWDGRST                 ((uint8_t)0x7E)\r
 605 #define RCC_FLAG_LPWRRST                 ((uint8_t)0x7F)\r
 606 \r
 607 #ifndef STM32F10X_CL\r
 608  #define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\r
 609                             ((FLAG) == RCC_FLAG_PLLRDY) || ((FLAG) == RCC_FLAG_LSERDY) || \\r
 610                             ((FLAG) == RCC_FLAG_LSIRDY) || ((FLAG) == RCC_FLAG_PINRST) || \\r
 611                             ((FLAG) == RCC_FLAG_PORRST) || ((FLAG) == RCC_FLAG_SFTRST) || \\r
 612                             ((FLAG) == RCC_FLAG_IWDGRST)|| ((FLAG) == RCC_FLAG_WWDGRST)|| \\r
 613                             ((FLAG) == RCC_FLAG_LPWRRST))\r
 614 #else\r
 615  #define RCC_FLAG_PLL2RDY                ((uint8_t)0x3B) \r
 616  #define RCC_FLAG_PLL3RDY                ((uint8_t)0x3D) \r
 617  #define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\r
 618                             ((FLAG) == RCC_FLAG_PLLRDY) || ((FLAG) == RCC_FLAG_LSERDY) || \\r
 619                             ((FLAG) == RCC_FLAG_PLL2RDY) || ((FLAG) == RCC_FLAG_PLL3RDY) || \\r
 620                             ((FLAG) == RCC_FLAG_LSIRDY) || ((FLAG) == RCC_FLAG_PINRST) || \\r
 621                             ((FLAG) == RCC_FLAG_PORRST) || ((FLAG) == RCC_FLAG_SFTRST) || \\r
 622                             ((FLAG) == RCC_FLAG_IWDGRST)|| ((FLAG) == RCC_FLAG_WWDGRST)|| \\r
 623                             ((FLAG) == RCC_FLAG_LPWRRST))\r
 624 #endif /* STM32F10X_CL */ \r
 625 \r
 626 #define IS_RCC_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x1F)\r
 627 /**\r
 628   * @}\r
 629   */\r
 630 \r
 631 /**\r
 632   * @}\r
 633   */\r
 634 \r
 635 /** @defgroup RCC_Exported_Macros\r
 636   * @{\r
 637   */\r
 638 \r
 639 /**\r
 640   * @}\r
 641   */\r
 642 \r
 643 /** @defgroup RCC_Exported_Functions\r
 644   * @{\r
 645   */\r
 646 \r
 647 void RCC_DeInit(void);\r
 648 void RCC_HSEConfig(uint32_t RCC_HSE);\r
 649 ErrorStatus RCC_WaitForHSEStartUp(void);\r
 650 void RCC_AdjustHSICalibrationValue(uint8_t HSICalibrationValue);\r
 651 void RCC_HSICmd(FunctionalState NewState);\r
 652 void RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul);\r
 653 void RCC_PLLCmd(FunctionalState NewState);\r
 654 \r
 655 #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL) || defined (STM32F10X_CL)\r
 656  void RCC_PREDIV1Config(uint32_t RCC_PREDIV1_Source, uint32_t RCC_PREDIV1_Div);\r
 657 #endif\r
 658 \r
 659 #ifdef  STM32F10X_CL\r
 660  void RCC_PREDIV2Config(uint32_t RCC_PREDIV2_Div);\r
 661  void RCC_PLL2Config(uint32_t RCC_PLL2Mul);\r
 662  void RCC_PLL2Cmd(FunctionalState NewState);\r
 663  void RCC_PLL3Config(uint32_t RCC_PLL3Mul);\r
 664  void RCC_PLL3Cmd(FunctionalState NewState);\r
 665 #endif /* STM32F10X_CL */ \r
 666 \r
 667 void RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource);\r
 668 uint8_t RCC_GetSYSCLKSource(void);\r
 669 void RCC_HCLKConfig(uint32_t RCC_SYSCLK);\r
 670 void RCC_PCLK1Config(uint32_t RCC_HCLK);\r
 671 void RCC_PCLK2Config(uint32_t RCC_HCLK);\r
 672 void RCC_ITConfig(uint8_t RCC_IT, FunctionalState NewState);\r
 673 \r
 674 #ifndef STM32F10X_CL\r
 675  void RCC_USBCLKConfig(uint32_t RCC_USBCLKSource);\r
 676 #else\r
 677  void RCC_OTGFSCLKConfig(uint32_t RCC_OTGFSCLKSource);\r
 678 #endif /* STM32F10X_CL */ \r
 679 \r
 680 void RCC_ADCCLKConfig(uint32_t RCC_PCLK2);\r
 681 \r
 682 #ifdef STM32F10X_CL\r
 683  void RCC_I2S2CLKConfig(uint32_t RCC_I2S2CLKSource);                                  \r
 684  void RCC_I2S3CLKConfig(uint32_t RCC_I2S3CLKSource);\r
 685 #endif /* STM32F10X_CL */ \r
 686 \r
 687 void RCC_LSEConfig(uint8_t RCC_LSE);\r
 688 void RCC_LSICmd(FunctionalState NewState);\r
 689 void RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource);\r
 690 void RCC_RTCCLKCmd(FunctionalState NewState);\r
 691 void RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks);\r
 692 void RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 693 void RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 694 void RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 695 \r
 696 #ifdef STM32F10X_CL\r
 697 void RCC_AHBPeriphResetCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 698 #endif /* STM32F10X_CL */ \r
 699 \r
 700 void RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 701 void RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 702 void RCC_BackupResetCmd(FunctionalState NewState);\r
 703 void RCC_ClockSecuritySystemCmd(FunctionalState NewState);\r
 704 void RCC_MCOConfig(uint8_t RCC_MCO);\r
 705 FlagStatus RCC_GetFlagStatus(uint8_t RCC_FLAG);\r
 706 void RCC_ClearFlag(void);\r
 707 ITStatus RCC_GetITStatus(uint8_t RCC_IT);\r
 708 void RCC_ClearITPendingBit(uint8_t RCC_IT);\r
 709 \r
 710 #ifdef __cplusplus\r
 711 }\r
 712 #endif\r
 713 \r
 714 #endif /* __STM32F10x_RCC_H */\r
 715 /**\r
 716   * @}\r
 717   */\r
 718 \r
 719 /**\r
 720   * @}\r
 721   */\r
 722 \r
 723 /**\r
 724   * @}\r
 725   */ \r
 726 \r
 727 /******************* (C) COPYRIGHT 2011 STMicroelectronics *****END OF FILE****/\r