]> jspc29.x-matter.uni-frankfurt.de Git - dirich.git/commitdiff
small change for new flash ctrl, IF
authorIngo Froehlich <ingo@nomail.fake>
Fri, 25 Aug 2017 14:58:46 +0000 (16:58 +0200)
committerIngo Froehlich <ingo@nomail.fake>
Fri, 25 Aug 2017 14:58:46 +0000 (16:58 +0200)
thresholds/thresholds.vhd

index 86a45ec81a5ca44234289d1218b1dba10fe9f839..cd825921a59c915954ee8a78c12d16ce3e545ed9 100644 (file)
@@ -33,7 +33,7 @@ architecture arch of thresholds is
   signal bus_read     : std_logic := '0';\r
   signal bus_write    : std_logic := '0';\r
   signal bus_ready    : std_logic; \r
-  --signal spi_busy    : std_logic; \r
+  signal bus_busy    : std_logic; \r
 \r
   signal spi_data_out  : std_logic_vector(15 downto 0);\r
   signal spi_data_in   : std_logic_vector(15 downto 0);\r
@@ -41,7 +41,7 @@ architecture arch of thresholds is
   signal spi_write_out : std_logic;\r
   signal spi_read_out  : std_logic;\r
   signal spi_ready_in  : std_logic;\r
-  \r
+  signal spi_busy_out  : std_logic;\r
   \r
   signal sed_error : std_logic;\r
   signal sed_debug : std_logic_vector(31 downto 0);\r
@@ -121,13 +121,15 @@ THE_FLASH_CONTROLLER : entity generic_flash_ctrl
     SPI_WRITE_IN  => spi_write_out,\r
     SPI_READ_IN   => spi_read_out,\r
     SPI_READY_OUT => spi_ready_in,\r
+    SPI_BUSY_IN   => spi_busy_out,\r
     \r
     LOC_DATA_OUT  => spi_rx_data,\r
     LOC_DATA_IN   => spi_tx_data,\r
     LOC_ADDR_OUT  => spi_addr,\r
     LOC_WRITE_OUT => bus_write,\r
     LOC_READ_OUT  => bus_read,\r
-    LOC_READY_IN  => bus_ready\r
+    LOC_READY_IN  => bus_ready,\r
+    LOC_BUSY_OUT  => bus_busy\r
                       \r
   );  \r
 \r