]> jspc29.x-matter.uni-frankfurt.de Git - daqdocu.git/commitdiff
Fixed some undefined references in CTS docu
authorAndreas Neiser <neiser@kph.uni-mainz.de>
Thu, 25 Apr 2013 13:33:35 +0000 (15:33 +0200)
committerAndreas Neiser <neiser@kph.uni-mainz.de>
Thu, 25 Apr 2013 13:33:35 +0000 (15:33 +0200)
.gitignore
trb3/CtsBuildingBlocks.tex
trb3/CtsGettingStarted.tex
trb3/CtsSlowControl.tex
trb3/biblio.bib
trb3/main.pdf
trb3/main.tex

index 5a5e359dab7ff4e0ec8ba258ad70f7c727a8ca3b..b8749d0166f028d1e060ec9f14e3c705d52327c2 100644 (file)
@@ -7,3 +7,4 @@
 *.bbl
 *.blg
 *.prv_auto
+*.fdb_latexmk
index d3207daaca6fb5ae4d7a474a9fbb572a43ae6060..739d15bd850b01100a19332e44530e0dcd51b4d5 100644 (file)
@@ -10,7 +10,8 @@
 
    In order to increase the hardware independence of the design, the CTS consists of two major
    building blocks: The \emph{Network Logic} handles the network interfaces (which are not part of the CTS design itself)
-   and propagates event information gathered by the \emph{Trigger Logic} (see figure~\ref{fig:cts_structural_overview}).
+   and propagates event information gathered by the \emph{Trigger
+     Logic} (see figure~\ref{fig:cts_structural_overview}).
    
 \subsection{CTS Network Logic}
    The CTS uses two dedicated network endpoints for communications: The \emph{CTS Endpoint} is obviously needed due to
          0x2a & \texttt{0x35c3e3e1} & Timestamp \\\hline
             \multicolumn{3}{c}{End of CTS Data. Remaining words are from External Trigger Logic}\\\hline
          
-         0x2b & \texttt{0x10000000} & CBM-MBS word (see table \ref{tab:cts_cbm_data_word}) \\\hline
+         0x2b & \texttt{0x10000000} & External trigger module word %(see table \ref{tab:cts_cbm_data_word}) 
+         \\\hline
       \end{tabular}
       
       \caption{Example of CTS Package.  The data in the subsubevent appears in the same order as the
    generate pseudo random numbers (PRN). If multiple instance of the pulser are synthesised with different constants. As
    simulations suggest, the values generated are nearly uniform deviates.
    Furthermore, the distance between two successive numbers is also distributed almost uniformly and
-   seems to be uncorrelated to their magnitude (see figure~\ref{fig:cts_bb_trigger_logic_pseudorand}).
+   seems to be uncorrelated to their magnitude. % (see figure~\ref{fig:cts_bb_trigger_logic_pseudorand}).
 
    In each clock cycle a random number is compared with a configurable threshold. If it is smaller, an event
    is produced. Since the numbers are uniform deviates, the average duty cycle of the pulser is given
-   by the threshold divided by the maximum value possible (see figure~\ref{fig:cts_bb_trigger_logic_pseudorand}a).
+   by the threshold divided by the maximum value possible. % (see figure~\ref{fig:cts_bb_trigger_logic_pseudorand}a).
    In addition, the uniformly distributed distances prevent the clustering of events that can be observed with
    other pseudorandom number generators, such as linear feedback shift registers.
 
index 0210e65da319b38af483f11c2f8ca745052104fe..0674c0ee6bc3e9b1a49b3a31a2136fca121e2df8 100644 (file)
@@ -1,3 +1,4 @@
+
 \subsubsection{Building the design}
    no content yet
    
index 5249f755d545c9cca8470f7f81dd23643523db21..5c0ee35dbb8cf9804af044c2cf43ed7d0d9bfad1 100644 (file)
       dependency between the average trigger rate $F$ and the threshold $T$ given by
       $F(T) = \frac{ 100\text{~MHz} } {2^{32} - 1} \cdot T$.
 
-      \item \textbf{\addr{0x60} External logic- CBM/MBS}. This module indicates the presence of the CBM adapter
+      \item \textbf{\addr{0x60} External logic - CBM/MBS}. This module indicates the presence of the CBM adapter
       module. If set, the lowest bit of the control registers prevents the module from sending data to the
       event builder. The lower 24~bit of the status register contains the timestamp of the last event seen. The
       MSB holds the error flag.
index 5188bb3b304502ddb625ee57dca9b1468a394b64..89dd6000a2c802868960b7ed1f775d2830d78802 100644 (file)
   year         = "2009",
   url          = "http://www.latticesemi.com/documents/HB1003.pdf"
 }
+
+@Misc{penschuck12,
+  author =       {Penschuck, Manuel},
+  title =        {Development and Implementation of
+a Central Trigger System for TrbNet-based systems},
+  howpublished =       {Bachelor Thesis, Uni Frankfurt},
+  year =         2012,
+}
+
+
index 86d3f36ba60df266da59ef2a7172a190687e0c46..8c75710e5f89f77f214f4e0fd3b036448bdbce25 100644 (file)
Binary files a/trb3/main.pdf and b/trb3/main.pdf differ
index 82253634ccafd1bdb02a01f66f212122135e8a72..7df4996bbc35931270dc976ca90fd09afc8b0f70 100644 (file)
   \section[CTS]{CTS\footnote{If not explicitly stated otherwise, in this chapter, CTS refers to the trigger system embeddable into the central
    FPGA of a TRB3.}}
     \subsection{Features}
-      \input{CtsFeatures}
-    %\subsection{Software}
-    %  \input{CtsGettingStarted}
-    %\subsection{Building Blocks}
+    \input{CtsFeatures}
+    \subsection{Getting Started}
+    \input{CtsGettingStarted}
+    \subsection{Building Blocks}
       \input{CtsBuildingBlocks}
     \subsection{Slow Control Registers}
       \input{CtsSlowControl}