]> jspc29.x-matter.uni-frankfurt.de Git - trb3sc.git/commitdiff
changed memory address
authorMichael Boehmer <mboehmer@ph.tum.de>
Wed, 20 Apr 2022 06:11:50 +0000 (08:11 +0200)
committerMichael Boehmer <mboehmer@ph.tum.de>
Wed, 20 Apr 2022 06:11:50 +0000 (08:11 +0200)
cts/trb3sc_cts.vhd

index f2a0fe1a94e0e538ed644c0d98bf6ad9b83c19d6..323b46abe99432fb593c5038004dac63b6de92fd 100644 (file)
@@ -573,8 +573,8 @@ gen_PCSB : if USE_BACKPLANE = c_NO and USE_ADDON = c_NO generate
   port map(
     AUXCLK           => clk_sample,
     RESET            => reset_i,
-    PING_IN          => HDR_IO(1),
-    PONG_IN          => HDR_IO(3),
+    PING_IN          => ping_i, --HDR_IO(1),
+    PONG_IN          => pong_i, --HDR_IO(3),
     PING_OUT         => ping_stretched_i,
     PONG_OUT         => pong_stretched_i,
     START_PING_OUT   => start_ping_i,
@@ -719,8 +719,8 @@ HDR_IO(5)  <= ping_stretched_q;
 HDR_IO(7)  <= pong_stretched_q;
 HDR_IO(9)  <= '0';
 
-HDR_IO(2)  <= cal_pulse_q(0) when (tristate_pings_i = '1') else 'Z';
-HDR_IO(4)  <= cal_pulse_q(1) when (tristate_pings_i = '1') else 'Z';
+HDR_IO(2)  <= '0'; --cal_pulse_q(0) when (tristate_pings_i = '1') else 'Z';
+HDR_IO(4)  <= '0'; --cal_pulse_q(1) when (tristate_pings_i = '1') else 'Z';
 HDR_IO(6)  <= start_ping_q;
 HDR_IO(8)  <= start_pong_q;
 HDR_IO(10) <= toggle_q;
@@ -1110,7 +1110,7 @@ end generate;
   THE_BUS_HANDLER : entity work.trb_net16_regio_bus_handler_record
     generic map(
       PORT_NUMBER      => 10,
-      PORT_ADDRESSES   => (0 => x"d000", 1 => x"d300", 2 => x"b000", 3 => x"b200", 4 => x"b400", 5 => x"8100", 6 => x"8300", 7 => x"a000", 8 => x"c000", 9 => x"f000", others => x"0000"),
+      PORT_ADDRESSES   => (0 => x"d000", 1 => x"d300", 2 => x"b000", 3 => x"b200", 4 => x"b400", 5 => x"8100", 6 => x"8300", 7 => x"a000", 8 => x"c000", 9 => x"b800", others => x"0000"),
       PORT_ADDR_MASK   => (0 => 12,      1 => 1,       2 => 9,       3 => 9,       4 => 9,       5 => 8,       6 => 8,       7 => 11,      8 => 12,      9 => 10,      others => 0),
       PORT_MASK_ENABLE => 1
     )