]> jspc29.x-matter.uni-frankfurt.de Git - trb3.git/commitdiff
Fix fifo recognition problem.
authorJan Michel <j.michel@gsi.de>
Tue, 26 Apr 2016 14:43:59 +0000 (16:43 +0200)
committerJan Michel <j.michel@gsi.de>
Tue, 26 Apr 2016 14:43:59 +0000 (16:43 +0200)
ADC/source/adc_processor.vhd

index 1ecb7223528ef3422d5bf3d836364d39650a700d..00f16652eafa82a06c9e4d16dceae5015ce92f75 100644 (file)
@@ -68,7 +68,7 @@ signal ram_debug_read    : std_logic_vector(CHANNELS-1 downto 0) := (others => '
 signal ram_clear         : std_logic_vector(CHANNELS-1 downto 0) := (others => '0');
 signal ram_reset         : std_logic := '0';
 signal ram_data_in       : unsigned_array_18(0 to CHANNELS-1) := (others => (others => '0'));
-signal ram_data_out      : unsigned_array_18(0 to CHANNELS-1) := (others => (others => '0'));
+signal ram_data_out      : unsigned_array_18(0 to CHANNELS-1); -- := (others => (others => '0'));
 signal reg_ram_data_out  : unsigned_array_18(0 to CHANNELS-1) := (others => (others => '0'));
 signal reg_buffer_addr   : std_logic_vector(4 downto 0);
 signal reg_buffer_read   : std_logic;