]> jspc29.x-matter.uni-frankfurt.de Git - trbnet.git/commitdiff
added REQ for WAP
authorMichael Boehmer <mboehmer@ph.tum.de>
Thu, 3 Feb 2022 10:04:43 +0000 (11:04 +0100)
committerMichael Boehmer <mboehmer@ph.tum.de>
Thu, 3 Feb 2022 10:04:43 +0000 (11:04 +0100)
media_interfaces/sync/main_rx_reset_RS.vhd

index d41142797e73707dcfd91f99e916cd1da7a38796..f2b2edac8a7fb41e2cba64443804863451fd1bb2 100644 (file)
@@ -13,7 +13,9 @@ entity main_rx_reset_RS is
     LOS_IN            : in  std_logic;\r
     SD_LOS_IN         : in  std_logic;\r
     WAP_ZERO_IN       : in  std_logic;\r
+    WAP_ACK_IN        : in  std_logic;\r
     -- outputs\r
+    WAP_REQ_OUT       : out std_logic;\r
     RX_SERDES_RST_OUT : out std_logic;\r
     RX_PCS_RST_OUT    : out std_logic;\r
     LINK_RX_READY_OUT : out std_logic;\r
@@ -73,7 +75,8 @@ begin
       RX_SERDES_RST_OUT <= '1';\r
       RX_PCS_RST_OUT    <= '1';\r
       LINK_RX_READY_OUT <= '0';\r
-     \r
+      WAP_REQ_OUT       <= '0';\r
+\r
       rx_sm         <= powerup;\r
       STATE_OUT     <= x"f";\r
       cnt           <= (others => '0');  \r
@@ -92,6 +95,7 @@ begin
           RX_SERDES_RST_OUT <= '0'; -- needed for RX_LOS to be active\r
           RX_PCS_RST_OUT    <= '1';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
 --          if( (pll_lol_s = '1') or (los_s = '1') or (sd_los_s = '1') ) then\r
           if( (pll_lol_s = '1') or (sd_los_s = '1') ) then\r
             cnt <= (others => '0');\r
@@ -109,6 +113,7 @@ begin
           RX_SERDES_RST_OUT <= '1';\r
           RX_PCS_RST_OUT    <= '1';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
           if( cnt = Tshort ) then\r
             cnt <= (others => '0');\r
             rx_sm <= WAIT_CDR_LOCK;\r
@@ -121,6 +126,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '1';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
           if( cnt = Tcdr ) then\r
             cnt <= (others => '0');\r
             rx_sm <= TEST_CDR;\r
@@ -133,6 +139,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '1';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
           if( cdr_lol_s = '1' ) then\r
             cnt <= (others => '0');\r
             rx_sm <= APPLY_CDR_RST;\r
@@ -150,6 +157,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '1';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
           if( cnt = Tshort ) then\r
             cnt <= (others => '0');\r
             rx_sm <= WAIT_RXPCS_LOCK;\r
@@ -162,6 +170,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '0';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '1';\r
           if( cnt = Tviol ) then\r
             cnt <= (others => '0');\r
             rx_sm <= TEST_RXPCS;\r
@@ -174,6 +183,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '0';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '1';\r
           if( (lsm_s = '0') or (cv_s = '1') ) then\r
             cnt <= (others => '0');\r
             rx_sm <= APPLY_RXPCS_RST;\r
@@ -191,6 +201,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '0';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
           cnt <= (others => '0');\r
           if( wap_zero_s = '1' ) then\r
             rx_sm <= NORMAL_OP;\r
@@ -204,6 +215,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '0';\r
           LINK_RX_READY_OUT <= '1';\r
+          WAP_REQ_OUT       <= '0';\r
           cnt <= (others => '0');\r
           if( (lsm_s = '0') or (cv_s = '1') ) then -- DANGEROUS\r
             rx_sm <= APPLY_RXPCS_RST;      \r
@@ -215,6 +227,7 @@ begin
           RX_SERDES_RST_OUT <= '0';\r
           RX_PCS_RST_OUT    <= '0';\r
           LINK_RX_READY_OUT <= '0';\r
+          WAP_REQ_OUT       <= '0';\r
           rx_sm <= POWERUP;\r
 \r
       end case;\r