]> jspc29.x-matter.uni-frankfurt.de Git - daqdocu.git/commitdiff
*** empty log message ***
authorhadeshyp <hadeshyp>
Fri, 23 Jul 2010 09:34:34 +0000 (09:34 +0000)
committerhadeshyp <hadeshyp>
Fri, 23 Jul 2010 09:34:34 +0000 (09:34 +0000)
lvl1trigger.tex
slowcontrol.tex

index 9b2c7199b67796570b37a85d87498488984d8a04..68fa125c46ac75998564d5052cc89c93e12b5141 100755 (executable)
@@ -112,7 +112,7 @@ If deleting the data is not possible any more, the TTL trigger is ignored by the
  \item [\portname{Lvl1\_\-Trg\_\-Data\_\-Valid\_\-Out}] Trigger information, number, code and type are valid. The falling edge marks the sending of busy release to the CTS - might be used to reset the internal trigger state machines of the FEE.
  \item [\portname{Lvl1\_\-Valid\_\-Timing\_\-Trg\_\-Out}] A timing trigger has been received and the internal state machine marked it as valid. Strobe signal, typically set 60~ns clock cycles after the trigger input goes high. Should be used to start state machines to handle normal triggers.
  \item [\portname{Lvl1\_\-Valid\_\-Notiming\_\-Trg\_\-Out}] A valid timing-trigger-less LVL1 trigger has been received. Strobe signal, typically high in the same clock cycle as \portname{Lvl1\_\-Trg\_\-Data\_\-Valid\_\-Out} goes high. Should be used to start state machines to handle TTL triggers.
- \item [\portname{Lvl1\_\-Invalid\_\-Trg\_\-Out}] The current LVL1 trigger is invalid, there was no timing trigger 
+ \item [\portname{Lvl1\_\-Invalid\_\-Trg\_\-Out}] The current LVL1 trigger is invalid, there was no timing trigger
 
  \item [\portname{Lvl1\_\-Trg\_\-Number\_\-Out}]    (16 bit) Trigger number.
  \item [\portname{Lvl1\_\-Trg\_\-Code\_\-Out}]      (8 bit) A random code generated by CTS that has to be stored and put to the IPU data stream.
@@ -139,7 +139,7 @@ If deleting the data is not possible any more, the TTL trigger is ignored by the
 %  \item [\portname{Lvl1\_\-valid\_\-timing\_\-trg\_\-out}] A timing trigger has been received and the internal state machine marked it as valid. Typically set 2 to 5 clock cycles after \portname{trg\_\-timing\_\-trg\_\-received\_\-in} was high.
 %  \item [\portname{Lvl1\_\-valid\_\-notiming\_\-trg\_\-out}] A valid timing-trigger-less LVL1 trigger has been received. Typically high 1 to 2 clock cycles after the rising edge of \portname{Lvl1\_\-trg\_\-data\_\-valid\_\-out}.
 %  \item [\portname{Lvl1\_\-invalid\_\-trg\_\-out}] A trigger (either timing trigger or LVL1 trigger) has been received which has been marked invalid by the internal state machine. E.g. to timing triggers without a LVL1 trigger or a LVL1 trigger without preceeding timing trigger has been detected.
-%  
+%
 %  \item [\portname{Lvl1\_\-trg\_\-data\_\-valid\_\-out}]  Rising edge marks that a LVL1 trigger information has been received. Falling edge comes after user set \portname{Lvl1\_\-Trg\_\-Release}. While high, all trigger information ports, namely \portname{Lvl1\_\-Trg\_\-Type}, \portname{Lvl1\_\-Trg\_\-Number}, \portname{Lvl1\_\-Trg\_\-Code} and \portname{Lvl1\_\-Trg\_\-In\-for\-ma\-tion} are valid.
 %  \item [\portname{Lvl1\_\-trg\_\-number\_\-out}]    (16 bit) Trigger number.
 %  \item [\portname{Lvl1\_\-trg\_\-code\_\-out}]      (8 bit) A random code generated by CTS that has to be stored and put to the IPU data stream.
@@ -164,10 +164,10 @@ In case a board has not been configured correctly to deliver proper data, this i
 \textbf{Bits} & \textbf{Name} & \textbf{Description} \\
 16 & trg. counter mismatch &  The internal trigger number does not match the received trigger number. Set by trigger interface or user. \\
 17 & timing trg missing & A LVL1 trigger has been received which needs a timing trigger, but no timing trigger was seen. Set by trigger interface or user. \\
-18 & multiple timing trg & There were to singals on the timing input but only one LVL1 trigger \\
+18 & multiple timing trg & There were two signals on the timing input but only one LVL1 trigger \\
 19 & t.b.d. & Not yet defined \\
 20 & buffers half full & The event data buffers are filled halfway.  Set by user. \\
-21 & buffers almost full full & The event data buffers are almost full. Set by user. \\
+21 & buffers almost full & The event data buffers are almost full. Set by user. \\
 22 & not configured & Frontend is not configured correctly to handle triggers, an initilization is needed. Set by user. \\
 23 & frontend error & Parts of the connected frontend are not behaving correctly: no response, not synchronized, token missing...\\
 24 - 31 & t.b.d. & Not yet defined \\
index 3e0c0a85c30bea292df029c6350de2d4ecad08cc..a058f91cd8e06fd9efea687cb4f4dc837ed7db8d 100755 (executable)
@@ -276,6 +276,7 @@ A detailed bit definition can be found in table~\ref{CommonCtrlReg2}.
 \hline\hline
 31 -- 20 & temperature \\
 19 -- 14 & reserved \\
+14 & Single Event Upset detected \\
 13 & Timing Trigger Input \\
 12 & Last event sent on IPU is broken\\
 11 & Severe problem in event data buffer / IPU request handler\\