Changes before adopting to new CBMNet version

create_project: more helpful error messages & bug-fix

Changes before adopting to new CBMNet version

added included features map to trb3_gbe design

small change in definition of included features tables

nxyter update

nxyter trb3_periph.prj update

nxyter timestamp histogram added

ADC Addon: Better CS mapping, probably...

CTS typo

CBMNet before refactoring to slave-only version

Typo

ADC Addon: Fix SPI connections to FPGA (single ended!)

Fixing group name clash in LPF for ADC addon

Multiplex the SPI communication for the ADC addon

Somewhat better grepping for errors in compile script

Adding GSI compile script for ADC addon

Adding bus_register_handler.vhd to the project files

Diamond project creation tool. See daqdocu

Commenting duplicate declaration of FIFO_DC_36x32_OutReg/FIFO_DC_36x16_OutReg

added included features bitmap to hadesstart design

nxyter all working, seems to be at least

updated adc handler, improved timing

nxyter working design, adc still slightly buggy...

nxyter tmp

Bug-Fix: Slow-control timing problem when no TDC included. Peripheral Trigger input mapping now (10 downto 6)

fixing trb3_components after two people changing the same thing

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

different FIFOs for different ring buffer sizes

Fixing the hadesstart to compile again with updated TDC

Sequential EB selection

updated Cts for tdc v1.6.1

added default values for slow control inputs

conflict fix

updated input monitor, single FIFO mode available

updated TDC version and added default values on slow control bus

removed old debug stuff

added input statistics and trigger

updated trb3_gbe config files

fixed trigger logic generator with stretcher for short pulses

added new constraints file for diamond 3

tdc version 1.6.2 is added with option of different ringbuffer size.

constraint files are individual for each design

constraint files are individual for each design

bug fix for missing data with calibration trigger and for duplicate data when trigger window is enabled

constraint files are individual for each design

bug fix for missing data with calibration trigger and for duplicate data when trigger window is enabled

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

hit counters are directly synchronised to 100MHz

Merge branch 'master' of jspc29:trb3

updated from  repo on second may 2014

fix in ada addon

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

config file for tdc test

compile script for hadesstart

upgrade to tdc 1.6.1

Channel FSM bug fix

upgrade to tdc 1.6.1

New bus added (0xc200) for the channel debug FSMs

nxyter update, timing corrections etc.

typo correction

corrected path for the tdc version package

uniportant line constraints are separated for each project

corrected clock name for timing constraints

bug fix for high hit rates

bug fix for high hit rates

tdc_version package added

deleted mistakenly added folder

corrected clock names in the constraints

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

dasta finished counter pulse fix

nxyter update, beamtime May ready?

tcd_v1.6.1 release note

correct clock names for the multicycle constraint

64 word ring buffer option

timing constraints for unimportant data lines is seperated from tdc placement constraints

necessary fifo for tdc v1.6.1

tdc v1.6.1 is released

timing constraints for unimportant data lines is seperated from tdc placement constraints

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

64 word FIFO is used as the ring buffer

new nx_data_receiver..

data stream merge handler still buggy, will try new one

nxyter, new dsign, working

nxyter new design, timing o.k. improved reset handler data receiver

timing working now, checks needed

nxyter not working, timing..

SED entity is added to the padiwa project

SERDES location preference is corrected

SED and statistics logic is included

unnecessary file removed from the project file

better reporting in compile scripts

new tdc constraints for easier placement

added configuration option for ignoring padiwa slow inputs

individual serdes placement for each project

individual serdes placement for each project

tdc release version links

smaller Encoder is implemented

broadcast_bitmask is corrected

history for rd/wr fsm states created

SED added, unused buses are removed, trigger input changed to Clock manager