AW: Vhdl code for Rich Sensor board ; new OneWire , new parsing

less warnings in Diamond

update reset handling

add GbE and pinout to Mimosis design

fix reset in hub with GbE

template for Mimosis test design

Update config files with new broadcast addresses

add different config files for tdctemplate

add input to reset after send_reset ends

update backplane master with no-GBE option

re-add PLL to calibration pulse generation

fix config files

Update CTS with TDC

Update project files with changed files

update included features with more information

update TRB3sc hub

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

had to be done for TDc online calibration

online TDC Calibration files by A.Weber

Update PLL200-200 feedback for less skew

add 200 MHz oscillator option to hubs

Update tdc template design

Update TRB3sc CTS with TDC and timestamp generator

add new PLL for 200 MHz internal oscillator

Update tdctemplate design

fix media interface in TRB3sc CTS

Add new option for TRB3sc onboard 200 MHz oscillator. New mandatory config setting:
USE_200MHZOSCILLATOR

Update CTS on TRB3sc design

Add pinout option for KEL to TDC design

Design for new SFP-AddOn-v2

Start port of CTS to TRB3sc

Add option to compile TDC with different pinout files. Not tested yet

Add new design for TRB3sc hub

Update backplane master: Use internal clock for sending data, not received clock from SFP. Update to new Diamond.

Update hubaddon design

Fix hardcoded buffer sizes for RDO, now read again from config.vhd

Update ADC AddOn design

Add option to not use external clock - needed for ADC AddOn

Update pin-out files for 32pin Addon

Update TRB3sc pulser design

Add input monitoring and dummy data to template design

Working Verison of FPGA based Calibration

Working Verison of FPGA based Calibration

Change tdctemplate design to 32pin AddOn

Update load settings from flash - better timing

Update Trb3sc template design

some updates to placement of trb3s tdc

Strange behavior of LCD entity solved

Some minor updates to the TRB3sc ADC AddOn design

No triple printing of par report, default for Synplify command

Updatine ADC AddOn with debug bus

Removing old Serdes I/O ports from designs

Add option to compile script to do report file generation in parallel

Update to trb3sc_tdctemplate

Update trb3sc tools with additional register

updated compile script

compile script extended with gbe links

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

made project compatible with the last tdc version

adding jed option to compile script

adding latest changes to compile script and trb3sc_tools

fixing compile constraints only option

Adding flexible FPGA type to compile script

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

updated diamond and synplify versions for the compile script

Adding new feature to pulser AddOn - generating multiple pulses

Updating TRB3sc pulsers for debug UART, disabled in most designs. Updating Pulser design with current media interface

Adding UART debug interface to TDC Template. I/O on HDR 9&10

Adding a new debugging interface via UART, included in trb3sc template.

changing clock manager timing again

Changing name of media interface for backplane master for better placement

updated constraints files

Adding some test signals to TDC Template design

Adjusting timeout for external clock detection to allow for correct selection when powering up a crate with TRB3sc.

Updating backplane master design, increasing region size for main media interface

Adding improved CS handling for LCD control.

updated constraints

Adding settings for (unused) trigger logic to ADC AddOn

4conn TDC design knows how to show its temperature on display.

Adding LCD information to template, changing to Diamond 3.6

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

made project compatible with tdc_v2.2

corrected constraint name

updated compile script for editing constraints file with ringbuffer recognition

fix numbers of RJIO port

Adding input monitor and trigger generation to trb3sc_tools. Code added to most TRB3sc designs.

fixing compile script for errors on lxhadeb07

reverting to old Synplify version

updating ADC with gsi compile script

Two new options for compile script: Option to use a par guide file (-g) and specifiying the synplify binary (not needed for config_compile_gsi)

Adding design for ADC AddOn on TRB3sc

new clock input for media interface in template

a bit of maintenance

removed trb3sc_basic.lpf from compile script

Current status of backplane master. Mostly working, GbE readout not tested

adding IncludedFeatures tables to projects

updating TDC projects with some VHDL changes / new tools, new clock input to media interface

compiling padiwa project

adding project for padiwa TDC

small clean-up for backplane master.

Adding Michaels Flash-tool to template design
Adding option for backplane serdes to config