XCKU MGTs: Add TXPI, make TX soft reset optional

The TX phase interpolator (PI) ports can be used to adjust the TX-data
phase with respect to the reference (and user) clock to achieve
deterministic latency.

xcku SerDes: Add TX PROGDIV and Buffer Bypass

Merge branch 'master' into cbm_rich

Add I2C to streaming_port_sctrl_cts and the component; Add Fifos for ECP5 (Trb5sc)

new ECP5 media interface for 2 links

add small fifo for ECP5 in Hub

Include I2C to hub, add onewire monitor for old designs

Fix error register

update GbE for old mdchub to match shower board settings

Add wa_position reset for 2.4 Gbps ECP3 SERDES

This was accidentally omitted in the previous commit.

media_interfaces: Reset RX on wrong wa_position

Merge branch 'master' into sync_fix

XCKU media interface: Reset RX on errors

In some cases the downlink RX logic did not come up correctly after a
reset. This is solved by checking RX data validity after a reset and
applying an RX PMA reset in case of errors.

ECP3 SERDES: Add core for 2.4 Gbps with 240 MHz

tx control: Fix signal_sync source clocks

TX_ALLOW_IN, RX_ALLOW_IN and SEND_LINK_RESET_IN are synchronous to the
system clock.

tx_allow_qtx is synchronous to the TXI clock.

rx/tx_reset_fsm: Synchronize reset input

The asynchronous reset inputs were used without synchronization to reset
both state machines, leading to potential errors.

rx_control: Use system clock for sampling rx_allow

rx_allow is synchronous to the system clock. ct_fifo_reset is
asynchronous and can therefore be produced with the system clock to
avoid timing errors.

med_sync_control: Fix signal_sync source clocks

The signal_sync instances for the finished_reset_* signals from
tx_reset_fsm and rx_reset_fsm had the source clock set to CLK_SYS, but
both source signals are synchronous to CLK_REF.

med_sync_control: Add reset sync for RXI/TXI clock

Previously, the reset_i signal (synchronous to the system clock) was
used for rx_control and tx_control.

Move retransmit sync logic to med_sync_control

Retransmit signals are produced with the RXI clock and were previously
synchronized to the TXI clock in tx_control, where the RXI clock is not
available. The incoming signals were sampled with the unrelated system
clock. Moving everything up one level allows for a cleaner CDC.

Adapt Xilinx SYSMON reader to 120 MHz clock

XCKU MGTs: Change from quads to individual links

This makes it easier to run the transceivers within a single quad as
individual links with separate line rates. Additional changes:

- Change from QPLL to CPLLs.
- Provide a single top entity for multiple possible
  frequency/reference-clock combinations.
- Remove GT reset logic and rely on the TrbNet reset logic. This is not
  fully compatible with GTH cores. In particular, RX PCS reset must be
  ignored. Otherwise, RX allow is asserted too early, and faulty data
  reaches the RX control state machine.
- Change the default equalizer mode to LPM, which is more reliable that
  DFE for 8b10b data with non-random sequences.
- Change the clock-correction sequences to 4 words:
      (K)BC (D)C5 (K)BC (D)50
  and (K)BC (D)50 (K)BC (D)50

XCKU MGTs: Expose transceiver debug ports

This allows the connection of an in-system IBERT core for link debugging
in the instantiating layer.

Overhaul clocking for XCKU MGTs

The clock inputs and outputs are now exposed to the instantiating layer.
This allows more flexible clocking schemes, including a completely
synchrounous system with multiple quads.

The reference-clock frequency is now set 100 MHz, so that it matches the
user-clock frequency.

The single-GT version is removed to simplify maintenance. Where needed,
it can be replaced by the quad version.

fifo_18x16_dualport_oreg_xcku: Add missing ports

Fix Xilinx FIFO counts, remove unused FIFOs

fix sbuf sizes in IObufs

Change settings for Xilinx CDC FIFO

Add safety circuit and change the full-flag reset value. These settings
were found to prevent slow control-related crashes.

Add register for IP address readback

add trb_net_xdna to components so that it is not needed in every project

add trb_net_xdna to components so that it is not needed in every project

add missing sbuf in gbe hub mux

Add UltraScale temperature read-out

Overhaul UltraScale DNA read-out

Update XCKU gtwizard README

XCKU MGTs: Add clock-correction sequence "C5BC"

XCKU quad MGT: Fix control signal assignments

endpoint_hades_full_gbe: Add Xilinx DNA interface

Merge branch 'cbm_cri'

XCKU media interfaces: simplify and clean up

Add XCKU quad-MGT core and clean up code

remove one counter check to allow empty events

add files for GbE-in-Frontend option

Move XCKU sync logic to own dir, fix bus logic

Changes suggested by Jan Michel.

Add Kintex UltraScale FIFOs and GTH for CBM CRI

Migrated from the CBM RICH CRI test repo:

git.cbm.gsi.de/rich/rich_cri

Original code by: Adrian Weber <a.weber@gsi.de>

fixed missing rising_edge() line in timer

WA_POSITION fixed to 0x0

ECP5 cleanup, sync TRBnet preperations

Move outdated files to oldfiles

add both serdes configurations for single serdes in ECP5 to trbnet.git

fix bug when word count is set to 0

prepared media interface for ECP5/hub

regenerated old fifo

some streaming API test files

update onewire interface for stand-alone operation with external mux

move old files to sub directory

small changes to make pexor compile again

apply patches bei Thomas Geßler - syntax fixes

GbE Fifos for ECP5. Fifos > 16k missing

update SCI reader for ECP5

Update ECP5 serdes files

add old SPI interface for designs not compatible with the new features added in January

additional SPI features for non-standard interfaces

fix inclusion of I2C instead of 1-wire

Update endpoint with I2C sensor option

add I2C files from MB

MinEvSize=0; Adding Reg 0x7110 to 0x7114 to CTS

add record for trbnet data paths

enable RX Fifo on uplink for sync media interface

add option to discard events if they are below a certain threshold (e.g. headers only)

add counter for code violations

GK: fixed oversized subevents crashes

change asynchronous detection of reference time edges

remove some debug signals for better timing

gk:trigger type taken from FEE stream instead of CTS_READOUT_TYPE

gk: updated EB address selection

set unconnected registers to 0

less warnings in Diamond

fix ipu counter register

add few more registers to sync media interface

add reset counter to hub

improve Serdes reset routine

update reset procedure in media interface sync and hub

Remove got-link-ready detection for sync interface for the moment.

update sync media interface and longer network reset

some more cleanup

remove unused ports

change memories of gbe_ecp2m back to ecp2m versions

add "first idle after data" signal in tx_control

Update .gitignore

Revert "gbe with configurable ip address"

This reverts commit 7d74a38c516d8a21356d9026251b7ebfb523b15b.

Revert "gk: fixed reversed dhcp ip address"

This reverts commit f1a3b9c87582f3cac540f9ae1ad577da53ab991b.

Revert "gk: updated link status"

This reverts commit 1d08a812cf5b8f4ef87b8af7b7381314060030d3.

Revert "add missing end if"

This reverts commit 01b508310d4eb4369218c0b70fc008a672ea895a.

add missing end if

gk: updated link status

gk: fixed reversed dhcp ip address

gbe with configurable ip address

add temperature to outputs of hub streaming

fix large Fifos for ECP5