changed to new tdc constraint file

fixed coarse counter source for designs with few channels

finished input monitoring for the hades start detector design

added no-ctc mode for testing

Merge branch 'master' of jspc29:trb3

Bugfix regarding Output MUX

working lpf file is changed to the original name

trb3_periph_padiwa is upgraded to tdc_v1.6 and config package

more relaxing constraints

unnecessary designs after tdc_v1.6 are removed

compile script is made more generic

unnecessary pll for calibration is removed

AddOn type constant is included

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

Constraints for successful timing

THIS RELEASE MAY BREAK HARD-CODED REGISTER MAPPINGS.
PLEASE CHECK YOUR CONFIGS especially related to addon input.
- unified input multiplexer (inputs from trb3 rj45 jacks + cts-addon are now treaded the same way)
- added "any" line for several input jacks
- included trigger input from peripheral fpga
- included output mux that can select any itc/input and map them to the addon-outputs

Merge branch 'master' of jspc29:trb3

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

Changes in the code and constraint to meet the timing

Merge branch 'master' of jspc29:trb3

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

Changes in the code and constraint to meet the timing

compiling constraings for Frankfurt and new nodelist

Merge branch 'master' of jspc29:trb3

CTS: Works with A2 ETM and v1.6 TDC, Lattice 2.1 was the clue

the rest

corrected my errors in constraints

re-connected GbE to clock...

moved PLL into ADC block

updated ADC AddOn files

added new 40MHz PLL

CTS: Try with Cahits LPF

Finally the linkdesignfiles business works!

Commenting out some unused ngo file links (confirmed by Greg), again

Commenting out some unused ngo file links (confirmed by Greg)

Deleting symlinks in workdir, compilescripts should take care of that!

CTS: Adapted more to Frankfurt compile script...previous settings generated broken bitfile, no ping

CTS: Bitfile generated with A2 EventId receiver and TDC v1.6

Switch to TDC v1.6, compiles at least, but still not tested

Compiles with v1.5.1, but totally untested any further

compile script adapted for the gsi

Merge branch 'v1.6'

tdc_v1.6: first working version

Some improvements for GSI compile scripts, not tested yet

Merge branch 'master' of jspc29:trb3

added logic for trigger output to central hub

started to implement trigger input statistics

some more stuff to ignore

latest version of start design

moved to Diamond 3.0

Merge branch 'master' of jspc29:trb3

config changed to 65 channels

nxyter histogram bug removed, i2c handler update

nxyter update, not working

modified for tdc_v1.6

added clock and trigger input selection to GbE design

some new files for ADC addon

new design for hades start readout

Top design file for 32PinAddOn is added

conflict fix

Conflicts:
32PinAddOn/trb3_periph_32PinAddOn.vhd

intermediate commit

Padiwa_Amps: Discharge on leading edge of FAST until trailing edge of SLOW

Padiwa: Modify compilation for GSI machine lxhadeb07, hopefully in Frankfurt it still works

trigger generation logic for Hades Start Detector

Added ADC design files

new readout modes

ADC I2C readout implemented

added histograms for pileup and overflow per channel

nxyter working design

nxyter: window ts validation improved

tmp

added project for 32PinAddOn, make TDC 1.5.1 compiling with it.

added correct reset for hades hub & other fifo in gbe

Calibration trigger for the reference channel

Calibration trigger from the internal oscillator

epoch counter bug fix

epoch counter bug fix

first version of the tdc_v1.6

fixed pixel bug

adjusted paths

added lcd lib for padiwa incl. design

corrected mvd roc pinout

- Trigger: All inputs are now selected via multiplexers, i.e. inputs from TRB3's RJ45 jacks are now treaded the same way input from the addon are
- Output-Multiplexer: The CTS now can drive the LVDS outputs of the input. The 8 bit pin-headers currently and the two LVDS-RJ45 jacks are currently connected, outputting the same 8-bit vector.

nxyter ADC Working, TS Working

Trigger from peripheral FPGAs

changed padiwa test register

nxyter update

all working, hope so

working ts, adc almost

Unknown Address instead of Timeout when writing to read-only registers

NXYTER working TS so far

nxyter: new i2c handler working

first final padiwa_amps design

added design for simple padiwa amps with fixed delay

Added lpf for new CB

new i2c handler

nxyter new adc reset handler

updated trb3_central.prj

Improvements to the CTS AddOn
Added RoundRobin for EventBuilders

CTS AddOn supported added (input multiplexer for JIN1/2, NIM1/2, ECL)