Strange behavior of LCD entity solved

Some minor updates to the TRB3sc ADC AddOn design

No triple printing of par report, default for Synplify command

Updatine ADC AddOn with debug bus

Removing old Serdes I/O ports from designs

Add option to compile script to do report file generation in parallel

Update to trb3sc_tdctemplate

Update trb3sc tools with additional register

updated compile script

compile script extended with gbe links

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

made project compatible with the last tdc version

adding jed option to compile script

adding latest changes to compile script and trb3sc_tools

fixing compile constraints only option

Adding flexible FPGA type to compile script

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

updated diamond and synplify versions for the compile script

Adding new feature to pulser AddOn - generating multiple pulses

Updating TRB3sc pulsers for debug UART, disabled in most designs. Updating Pulser design with current media interface

Adding UART debug interface to TDC Template. I/O on HDR 9&10

Adding a new debugging interface via UART, included in trb3sc template.

changing clock manager timing again

Changing name of media interface for backplane master for better placement

updated constraints files

Adding some test signals to TDC Template design

Adjusting timeout for external clock detection to allow for correct selection when powering up a crate with TRB3sc.

Updating backplane master design, increasing region size for main media interface

Adding improved CS handling for LCD control.

updated constraints

Adding settings for (unused) trigger logic to ADC AddOn

4conn TDC design knows how to show its temperature on display.

Adding LCD information to template, changing to Diamond 3.6

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

made project compatible with tdc_v2.2

corrected constraint name

updated compile script for editing constraints file with ringbuffer recognition

fix numbers of RJIO port

Adding input monitor and trigger generation to trb3sc_tools. Code added to most TRB3sc designs.

fixing compile script for errors on lxhadeb07

reverting to old Synplify version

updating ADC with gsi compile script

Two new options for compile script: Option to use a par guide file (-g) and specifiying the synplify binary (not needed for config_compile_gsi)

Adding design for ADC AddOn on TRB3sc

new clock input for media interface in template

a bit of maintenance

removed trb3sc_basic.lpf from compile script

Current status of backplane master. Mostly working, GbE readout not tested

adding IncludedFeatures tables to projects

updating TDC projects with some VHDL changes / new tools, new clock input to media interface

compiling padiwa project

adding project for padiwa TDC

small clean-up for backplane master.

Adding Michaels Flash-tool to template design
Adding option for backplane serdes to config

reverting TDC in template - now in tdctemplate

a bit of clean-up

new design files with tdc

HubAddOn seems to work using 4 SFP.

First files for the backplane master

fixing select outputs for pulser

added TDC to the design

added a template nodelist file for multi-par

updating template to latest version

no drive current for input pins

update to trb3sc_pulser, ADC connection

some further features and fixes for the pulser

compile-script: adding constraints-only option

a running pulser

files for the pulser addon

added files for pulser addon

adding some IO lines

fixed reset in reset_handler

prepared files for hubaddon

nodelist file is given by compile configuration, no symlink needed

new lpf for old hub addon

update to TRB3sc files

fixed conflict in the compile script

made minor changes in the compile script, added config file for gsi

update with nice wrapper for all basic tools such as uart, spi, flash, adc...

added proper clock handler

removing copy of ncd file

some more initial files for TRB3sc

first lpf and vhd-entity for trb3sc