add experimental double edge detection to monitor design

Update ADA AddOn with new entities, trb3_tools etc.

use hitbus/szintillator from 100 MHz domain to increment number of seen edges counters.

Rewriting the Hitbus/Latency Histogram to use external triggers for latency measurement.

mod to gitignore list

minor change to compile script.

two procedure to generate trb register read/writes.

Simulation for Mupix readout interface.

separating mupix readout and hit generation state machines.

Miscallenous changes. Having issues with persisting timing violations showing up every second compile.

using records at mupix readout state machine.

Getting back to working compilation after latest pull from master branch.

introduce records to short entity declarations a bit.

Bugfixing and minor code additions of existing code.

Component to convert hit address to physical pixel position.

Add missing signal delay component.

Include code for synchronous read-out and busy in CTS

Update compile script to current Diamond default settings

Finish backport of ADC AddOn from TRB3sc to TRB3, fix bug in "samples after trigger" setting

Update blank design with dummy data sender

remove large fifo option for monitoring by default. Fix registers in trigger logic

Update ADC design with newer entities, e.g. records

Update CTS configuration files and M26 module (fixed timing)

Add coincidence logic to trigger generation;
TRB3 blank project update

A bit of clean-up in the repo

Enable trb3 central hub without GbE again.

Update input statistics to be able to use external trigger
Add monitoring FPGA design, w/o read-out

add an optional timestamp generator module to CTS, based on external clock and reset signals.

munich is back, science bitch!
tidy up some files and make the compilation working.

add blank project file

Auto-answer readout in blank project

CTS: Pinout constraints for flexible I/O are now selected based on configuration.

update

killer ping added

Fix path in linkdesignfiles

Include M26 trigger module to CTS.
Include MBS master output sender to CTS

gbe update

ADC AddOn: changes to clock tree, baseline reset value writeable

fix compile script to include all constraints files

Fix fifo recognition problem.

corrected the p2t file location

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

edited compile script for dirich project

Fixing compile script to run with specified synplify command

updated compile scripts for tdc_v2.3. brought all projects up-to-date with tdc_v2.3

resolved conflict

intermediate save

brought design up-to-date with tdc_v2.3

added TDC DATA FORMAT information to the config.vhd

Archiving alternative CTS busy signal for RIKEN setup

Adding multiplicity logic to trigger generator

updated linking script

added config file

added gbe cores

trb3_gbe update

trb3_gbe update

trb3_gbe update

Adding a new blank TRB3 project with latest endpoint.

scaler update

scaler update

edited compile.pl help

brought projects up-to-date with last TDC version

updated compile script for automated parallel compiling. Edit the compile list in the scripts/compile_parallel.pl and run the script. Dependencies: urxvt, tabbedex (https://github.com/michaeltraxler/urxvt-perls/blob/master/tabbedex)

fixed conflict

brought wasa project up-to-date with last TDC version and tidied up the project directory

brought wasa project up-to-date with last TDC version and tidied up the project directory

brought 32PinAddon project up-to-date with last TDC version

Fixing readout of scaler registers in CTS

adding more channels to input statistics and trigger logic

conflict fix

some fixes to new 32PinAddOn design - slow control fine.

Trying TRB3 with new trb3_tools, all new features like UART, LCD and Debugging Interface (if selected), and new record-based endpoint.

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

updated 32PinAddOn project to tdc_v2.3

adding debug UART to CTS project. I/O on TEST_LINE(31..30) = J6 pin 4+5

Updating CTS design to new GbE

new CTS configuration file for CBM-TOF

adjusted compile script for adaptive lpf file generation for tdc constraints

added compile script and config files for wasa project

fixed merge problem

adjusted padiwa project for the tdc_v2.2

updating compile script for billboard

PLL regenerated

links for new design files

New CTS feature: Busy time output.

hheggen: Added SFP_DDM module (SFP Rx power readback) to peripheral hub design. Compile script compile.pl modified (added include statements for CTS and HUB) -> new config_compile.pl necessary (see config_compile_gsi.pl).

removed adcm again, error

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

added RICH ADCM Project

scaler workng as timestamper

scaler update

fixed fifo bug

old trb3_periph_scaler.lpf

edited compile script for cbmtof design

added a general compile script for the projects

scaler tmp....

added trb3_periph_scaler addon board

now using a Makefile for building

checkin before removing adc DQS ddr_generic

nxyter ADC debugging