add logic for RPC test signals to TDC

update basic constraints and add I/O for RPC TDC

work around 1 frame limit on Ethernet UDP sender

add monitoring and SPI to KEL connectors on backplane master

Update to new tool versions

INP count from 0

adapt trb3sc_tools to new SPI features

equip CTS with additional simple trigger logic entity and add plattform setting for different input names

add jitter test lpf file

update TDC template to handle more than 48 channels

add new files for Jitter test

mRICH Sensors with UID

added posibility of periodical Signal for Interlock

fix in mbs; files for mRICH Senosring

added Hub with CTS for mRICH

add MBS slave to Trb3sc CTS

update backplane master design

fix LED on CTS

connect inputs for mobnitoring in CTS

fix RJ pinout

add 200 MHz PLL and new TDC configurations

added triggerlogic to triggerlogic proj

add missing  DIFFRESISTOR=100 on KEL inputs

few changes to config files and ports in the template

initialize signal

add Mimosis readout logic

update pinout files

update relative path

add option to connect only fast channels from Padiwa to trigger logic.

add files for trigger logic test design

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

AW: Vhdl code for Rich Sensor board ; new OneWire , new parsing

Add pinout files for RJ Adapter boards

less warnings in Diamond

update reset handling

add GbE and pinout to Mimosis design

fix reset in hub with GbE

template for Mimosis test design

Update config files with new broadcast addresses

add different config files for tdctemplate

add input to reset after send_reset ends

update backplane master with no-GBE option

re-add PLL to calibration pulse generation

fix config files

Update CTS with TDC

Update project files with changed files

update included features with more information

update TRB3sc hub

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

had to be done for TDc online calibration

online TDC Calibration files by A.Weber

Update PLL200-200 feedback for less skew

add 200 MHz oscillator option to hubs

Update tdc template design

Update TRB3sc CTS with TDC and timestamp generator

add new PLL for 200 MHz internal oscillator

Update tdctemplate design

fix media interface in TRB3sc CTS

Add new option for TRB3sc onboard 200 MHz oscillator. New mandatory config setting:
USE_200MHZOSCILLATOR

Update CTS on TRB3sc design

Add pinout option for KEL to TDC design

Design for new SFP-AddOn-v2

Start port of CTS to TRB3sc

Add option to compile TDC with different pinout files. Not tested yet

Add new design for TRB3sc hub

Update backplane master: Use internal clock for sending data, not received clock from SFP. Update to new Diamond.

Update hubaddon design

Fix hardcoded buffer sizes for RDO, now read again from config.vhd

Update ADC AddOn design

Add option to not use external clock - needed for ADC AddOn

Update pin-out files for 32pin Addon

Update TRB3sc pulser design

Add input monitoring and dummy data to template design

Working Verison of FPGA based Calibration

Working Verison of FPGA based Calibration

Change tdctemplate design to 32pin AddOn

Update load settings from flash - better timing

Update Trb3sc template design

some updates to placement of trb3s tdc

Strange behavior of LCD entity solved

Some minor updates to the TRB3sc ADC AddOn design

No triple printing of par report, default for Synplify command

Updatine ADC AddOn with debug bus

Removing old Serdes I/O ports from designs

Add option to compile script to do report file generation in parallel

Update to trb3sc_tdctemplate

Update trb3sc tools with additional register

updated compile script

compile script extended with gbe links

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

made project compatible with the last tdc version

adding jed option to compile script

adding latest changes to compile script and trb3sc_tools

fixing compile constraints only option

Adding flexible FPGA type to compile script

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3sc

updated diamond and synplify versions for the compile script

Adding new feature to pulser AddOn - generating multiple pulses

Updating TRB3sc pulsers for debug UART, disabled in most designs. Updating Pulser design with current media interface

Adding UART debug interface to TDC Template. I/O on HDR 9&10

Adding a new debugging interface via UART, included in trb3sc template.