Testbench for sensor board slow control and minor bugfixes to corresponding source files.

clocking for mupix through pll and ddr resources.

synchronisation and clock signals.

compiling version of mupix 8 slow control firmware

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

minor changes

add pause function to injection generator

simple multiplexer for data fifos.

add monitoring flags and counters to circular buffer.

circular memory buffer.

Update ADA AddOn to newer TDC files

Update various files

Update CTS timestamp generator with records

Revert "gkorcyl gbe with configurable ip address"
reinclude CTS in CTS, correct TDC version and outdated setting
This reverts commit e35c607b1da004b911a163c981b5c97939b97a2a.

gkorcyl gbe with configurable ip address

Integrate slow control changes into Mupix8 board top-level.

Mupix 8 Pixel Control. Works in Simulation.

Testbenches for Mupix 8 Chip Slow Control.

Injection generator for Mupix 8.

correctly read back values from DACs.

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

code for control of ads1018 ADC

partial commit of initial mupix 8 source code and test benches.

Fix CTS slow control register addresses

Remove wrong constraint files

Remove unused generics in CTS, now in config.vhd if necessary

slightly better handling of different port number for input logic

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

new pixel control

Add option of trigger forwarding to central gbe design

Update ADA AddOn design for new trb3_tools and record-busses

gbe with forwarder

gbe with forwarder

add experimental double edge detection to monitor design

Update ADA AddOn with new entities, trb3_tools etc.

creating new directories for Mupix6 and Mupix8 source code.

Speed up slow control configuration of chip.

changes to improve timing. timing reports show improved timing on before critical registers.

synchronous reset

multicycle for hitbus_timeout

removing some warnings from synplify.

use hitbus/szintillator from 100 MHz domain to increment number of seen edges counters.

Rewriting the Hitbus/Latency Histogram to use external triggers for latency measurement.

mod to gitignore list

minor change to compile script.

two procedure to generate trb register read/writes.

Simulation for Mupix readout interface.

separating mupix readout and hit generation state machines.

Miscallenous changes. Having issues with persisting timing violations showing up every second compile.

using records at mupix readout state machine.

Getting back to working compilation after latest pull from master branch.

introduce records to short entity declarations a bit.

Bugfixing and minor code additions of existing code.

Component to convert hit address to physical pixel position.

Add missing signal delay component.

Include code for synchronous read-out and busy in CTS

Update compile script to current Diamond default settings

Finish backport of ADC AddOn from TRB3sc to TRB3, fix bug in "samples after trigger" setting

Update blank design with dummy data sender

remove large fifo option for monitoring by default. Fix registers in trigger logic

Update ADC design with newer entities, e.g. records

Update CTS configuration files and M26 module (fixed timing)

Add coincidence logic to trigger generation;
TRB3 blank project update

A bit of clean-up in the repo

Enable trb3 central hub without GbE again.

Update input statistics to be able to use external trigger
Add monitoring FPGA design, w/o read-out

add an optional timestamp generator module to CTS, based on external clock and reset signals.

munich is back, science bitch!
tidy up some files and make the compilation working.

add blank project file

Auto-answer readout in blank project

CTS: Pinout constraints for flexible I/O are now selected based on configuration.

update

killer ping added

Fix path in linkdesignfiles

Include M26 trigger module to CTS.
Include MBS master output sender to CTS

gbe update

ADC AddOn: changes to clock tree, baseline reset value writeable

fix compile script to include all constraints files

Fix fifo recognition problem.

corrected the p2t file location

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

edited compile script for dirich project

Fixing compile script to run with specified synplify command

updated compile scripts for tdc_v2.3. brought all projects up-to-date with tdc_v2.3

resolved conflict

intermediate save

brought design up-to-date with tdc_v2.3

added TDC DATA FORMAT information to the config.vhd

Archiving alternative CTS busy signal for RIKEN setup

Adding multiplicity logic to trigger generator

updated linking script

added config file

added gbe cores

trb3_gbe update

trb3_gbe update

trb3_gbe update

Adding a new blank TRB3 project with latest endpoint.

scaler update

scaler update

edited compile.pl help