output and input pipeline stages for data simulation.

Make changes to project file.

Moving source files to subfolders.

Link gets synchronized on all four channels. Unpacker delivers data which still needs to be checked. Data Width Conversion gives strange results if receiving clock is slower than trbnet clock.

slow control reset of counters.

some changes and debugging due to link simulation

test bench for link simulation.

ip cores for link simulation.

Simulation of Mupix Data Link (current speed 400 Mbit/s).

working version

Merge branch 'master' into Mupix8ReadoutRework

readback of mupix 8 shift register.

removing some warnings from compiling

this version builds successfully. Needs to be tested.

making the new code synthesis. Still not working and two bugs need fixing.

first version ready for synthesis.

working version of the SODA test module.

saving some unfinished work

correct mistake in test bench.

adjusting fifo input data with to 40 bit

modified test bench

data multiplexer with conversion from 40 to 32 bit

moving some constants into vhdl package.

Working towards triggering with soda.

decoding of pixel hit addresses.

bypass logic

Gray code to binary converter

a fast sorting network algorithm. Different approach compared to Heidelberg sorting.

link synchronizer for Mupix 8.

pixelcontrol interlude

Mupix Word Unpacker

serdes core with manual control of word alignment

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

gk: added sodanet project

Bugfixes to trigger code.

Merge branch 'feature/HitGenerator'

enable trigger bypass by default.

adding additional if clause to generate data words without pause inbetween.

Merge branch 'bugfix/SerdesLink' into 'master'

moving serdes readout into mupix board entity.

See merge request Mupix/Mupix-Firmware!2

moving serdes readout into mupix board entity.

Merge branch 'HitGenerator' into 'master'

Hit generator

See merge request Mupix/Mupix-Firmware!1

Some minor changes of FrameGen. Should work now...

Minor clean-up

Corrected register addresses for Generator

Changed connections to/from Generator, 'declocked' DataSelector

Pseudo data generator and Multiplexer added

Configuration file for mupix serdes links.

missing cores

add config.vhd

modify drive strength

Starting with a frame generator for soda.

add constraints for soda hub/mupix.

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

smaller bugfixes to slow control addresses.

update trb3_gbe design with settings for old central Hades hub

update media interface ports in TRB3 periph hub

Block Memory Reset

add round robin arbiter to mupix 8 readout.

basic round robin arbiter to replace priority type multiplexing of fifos.

adding error counters for serdes block.

first compiling version of complete firmware. However untested in hardware and a lot of stuff to debug.

Update project files

starting to work on serdes data readout from mupix. so far only status signal and assuming generic 8b10b mode of serdes pcs. maybe more level approach is needed.

new addon board layout and several minor bugfixes.

32 bit counters for injection length and pause. Additional register to start injections.

cleanup of some code issues

clean-up of CTS settings, 4 SFP as default, no timestamp in data

update 32 Pin AddOn project

add new lib path to perl

work on trigger handler

components related to mupix readout. Still Missing Serdes and trigger logic.

Testbench for sensor board slow control and minor bugfixes to corresponding source files.

clocking for mupix through pll and ddr resources.

synchronisation and clock signals.

compiling version of mupix 8 slow control firmware

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

minor changes

add pause function to injection generator

simple multiplexer for data fifos.

add monitoring flags and counters to circular buffer.

circular memory buffer.

Update ADA AddOn to newer TDC files

Update various files

Update CTS timestamp generator with records

Revert "gkorcyl gbe with configurable ip address"
reinclude CTS in CTS, correct TDC version and outdated setting
This reverts commit e35c607b1da004b911a163c981b5c97939b97a2a.

gkorcyl gbe with configurable ip address

Integrate slow control changes into Mupix8 board top-level.

Mupix 8 Pixel Control. Works in Simulation.

Testbenches for Mupix 8 Chip Slow Control.

Injection generator for Mupix 8.

correctly read back values from DACs.

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

code for control of ads1018 ADC

partial commit of initial mupix 8 source code and test benches.

Fix CTS slow control register addresses

Remove wrong constraint files

Remove unused generics in CTS, now in config.vhd if necessary

slightly better handling of different port number for input logic

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:trb3

new pixel control