fix of backpressure problem in online calibration with LUT based almost Full/Empty FIFO wrapper

some fixes for startup in calibration monitoring

Startup fix for Online Calibration

Resize media interface region.

Move TDC input stage closer to inputs

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:dirich

changed config

betetr flexibility + less hardware consuming  monitoring

bugfix in  monitoring -AW

added Monitoring -AW

clean up of Calibration -AW

error fixes + debuging outputs

delete sim.mpf -AW

fixes due to simulation -AW

EBR file

...was not in last commit

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:dirich

new calibration Method; old one did not fit in FPGA -W

fix 'included features' in Concentrator

First working Calibration;All FPGAs as one; Chnls are separat calibrated -AW

Calibration Files; First Try -AW

address in data ; FIFO too slow (<4MB/s) -AW

working fifo; missing HubAddress in Data -AW

New Project: combiner with internal calibration - AW

disable unused debug registers

change reset handler to newer scheme

fix calibration clock for DiRich 3

combiner: select right reference time input by default

include dynamic word limit and increase buffer size

fix order of interfaces and I/O standards on combiner

pwm with 133MHz

pwm with 133MHz

16 bit flash, IF

Merge branch 'master' of jspc29:dirich

adjustment, IF

Update dirich diamond project and combiner trigger output

change of Trigger Connection,  AW

change of Trigger Connection,  AW

Update Dirich with latest TDC code

small change for new flash ctrl, IF

new dirich flash scheme, IF

new dirich flash scheme, IF

new dirich flash scheme, IF

Move threshold FPGA design files to new vhdlbasics repository

Use raw clock rather than 200 MHz output from PLL

Add override option for Link control signals in combiner

Update Serdes settings

remove Dirich1 features by default

Update compile settings to defaults from Diamond

Update pull resistors on Link control lines

Move some MachXO3 files to new repository 'vhdlbasics'

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:dirich

latest Version of threshold FPGA - FLASH included

Change reset to include clear on reset.
Change PLL LOL settings for Serdes

Addes Flash support and minor fixes for MachXO34300E

Addes Flash support and minor fixes for MachXO34300E

one lpf file for each Dirich version because current Diamond doesnt like double assigend pins

count SPI pins from 0 to 1, not 1 to 2

fix names of SPI ports
fix mapping of PWM outputs on DAC FPGAs

solved conflicts

uploaded extre files

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:dirich

threshold-fpga design with spi connection and preparation for FLASH connection

Update Dirich design with new SPI port and option to disable PWM

Update pinout files for all FPGA

Update placement of serdes in combiner

Update dirich with minor changes

Update threshold FPGA code

Combiner: default trigger input selection corrected

Add adapted version of PWM for external threshold FPGA

Implemented SPI and changed to testboard

Fixing conflicts due to reformatting of code

add pulldown to control pins

Few minor changes to combiner

corrected databuffer threshold calculation for the endpoint

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:dirich

Add current serdes cores to git

Adding necessary changes to allow reading of ADC on Power board

Update dirich with LED for PLL lock

change media interface clocks for non-synchronous clock w.r.t uplink

Update pinout files

Add design skeleton for PWM FPGAs

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:dirich

edited compile config for ecp5 compilation

changed feedback in pll, lower frequency pwm, flash working

Update dirich files

added link to the tdc repo for dirich top module

Committing missing changes from depc363

corrected merge

updated project file, config compile file, tdc version number for the project

Dirich update: input clock 200 MHz, flash connected to clock signal

Minor updates to dirich design and lpf

Adding lpf and design for combiner board

Adding first files for DiRich combiner module. Not finished yet.

Fixing some mistakes in the DiRich lpf

Updating dirich lpf

Adding PWM generator incl. temperature compensation for Dirich

Adding preliminary pinout and device config for dirich

Moving Diamond Project

File update, compiling, but media interface missing