HeH: trb_net_std and doglib stuff...

HeH: Trying to remove reference channel from TDC, only coarse time needed for dogma...

HeH: Cleaning up some more in Readout.vhd.

few recent TDC updates
- add enable signal to channels to reset edge fifo

a few more constraint changes

added correct PLL for 200MHz and 150MHz calibration oscillator, mt

add more constraints as tools get more "intelligent"

update tdc channel placement files

constraints for temporary MDC MBO TDC

update stretcher with delay values for simulation

new PLL for 240MHz -> 50MHz. Used for calibration Clock on combiner board of CBM RICH (recovered 240MHz clock)

add missing Stretcher constraints to changed TDC channel layout

add constraint for DSP slice

fix issue with trigger window

add new channel arrangement and linked it

few updates to block constraints

update Padiwa TDC top-level

rearrange some channels to avoid bad corner

add ecp5 ROM encoder generation file

rearrange channels 53-58 to be able to compile a 56 channel TDC

add default values for TDC encoder for ECP3

 new PLL for TRB5sc

rearrange channels 53 - 63; change name of path to status register for contraints

remove unnecessary logic from trigger handler

update encoder lookup table: send default value instead of 0x3ff.

include negative trigger windows

update gitignore

add PLL for 200 MHz calibration oscillator

remove log files

TDC version set to 2.4.0

TDC doesn't repeat epoch markers for each channel, only when they changed.

add CDT register for trigger type

Add hardware ID to TDC header. Remove unnecessary no-hit-detection

move channels 31/32 closer to their logic

Change stretcher output to left side, increase length for ECP5, make calibration event longer.

update ADA and 4conn design with new trigger logic, update 4conn and gpin to use trb3_tools

update .gitignore

add Modelsim testbench project

cleanup of unnecessary signals

change ring buffer almost full handling - now single words are discarded

adding testbench for one channel

cleaning unused signals

fix placement for channels ref,31,32

remove Latches on epoch counter register

validate trigger must not do checks on its own

fixed missing trailer word if last channel has data

fix reaction to timeout of reference time, remove parallel checks on reference time

some clean-up to signals

hit_cal registered to prevent glitches

Add new calibration PLL for DiRich 3

re-add PLL to calibration signal generation

Refine calibration timing. Fix montioring inputs for ADA AddOn and NINO input scheme.

Remove PLL from calibration clock source

Fix placement of logic in regions. Fix detection of length of reference time signal.

cleanup of some code issues

remove outdated ports from design

all designs use Encoder_288

add encoder file

Update some constraints

Add files from Cahit, compiles for Dirich

add pinout for hptdc to ADA, change clock source

update some constraints

remove Serdes ports

add slow control registers

fix SPI ports on ADA AddOn

register fsm_wr_debug for better timing

added rom_encoder from v2.3 to v2.3.1

adding Jan s changes

Merge branch 'master' of jspc29.x-matter.uni-frankfurt.de:tdc

added tdc_v2.3.1

exchanged some channels for better placement in designs with <50 channels

A bit of cleanup in registers

updated constraints

added dirich top module

updated dirich constraints

adding missing compile script for TDC

edited top modules for record types

changed location of enable register for tdc chains for better placement

corrected multicycle constraint

updated encoder rom

added different tdc data format options

updated top modules for trigger inputs

added dirich constraints

updated constraints syntax

added fifo and pll IPs for ecp5

updated chain module for ecp5

updated rom encoder address map

updated release note information

tidied up the code

added compile time to the data stream with the status trigger 0xE

delayes BUS HANDLER read signal one clock cycle to match the MULTICYCLE constraint

updated 32PinAddOn project top module with record entities

added temperature value in the data stream for status trigger (0xE). Fixed bug for mixed triggers (0xE - 0x1).

added temperature value in the data stream for status trigger (0xE). Fixed bug for mixed triggers (0xE - 0x1).

updated the release notes table and edited export script for new org-mode version 8

added trailer word to the data stream to mark some errors in the DAQ

tidy up

released tdc_v2.3

added some more multicycle constraints to ease the placement

updated constraints file